JAJSXF5A June   2025  – October 2025 DLPC6422

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  推奨動作条件
    3. 5.3  熱に関する情報
    4. 5.4  電気的特性
    5. 5.5  ESD 定格
    6. 5.6  システム振動子のタイミング要件
    7. 5.7  テストおよびリセットのタイミング要件
    8. 5.8  JTAG インターフェイス：I/O バウンダリスキャンアプリケーションのタイミング要件
    9. 5.9  ポート 1 入力ピクセルのタイミング要件
    10. 5.10 ポート 3 入力ピクセルインターフェイス (GPIO 経由) のタイミング要件
    11. 5.11 DMD LVDS インターフェイスのタイミング要件
    12. 5.12 同期シリアル ポート (SSP) インターフェイスのタイミング要件
    13. 5.13 プログラム可能出力クロックのスイッチング特性
    14. 5.14 同期式シリアルインターフェイス (SSP) のスイッチング特性
    15. 5.15 JTAG インターフェイス：I/O バウンダリスキャンアプリケーションのスイッチング特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 システムリセット操作
        1. 6.3.1.1 電源・ アップ リセット動作
        2. 6.3.1.2 システムリセット操作
      2. 6.3.2 スペクトラム拡散クロックジェネレータのサポート
      3. 6.3.3 GPIO インターフェイス
      4. 6.3.4 ソース入力ブランキング
      5. 6.3.5 ビデオグラフィックス処理遅延
      6. 6.3.6 プログラム メモリ フラッシュ/SRAM インターフェイス
      7. 6.3.7 キャリブレーションとデバッグのサポート
      8. 6.3.8 ボードレベルのテストサポート
    4. 6.4 デバイスの機能モード
      1. 6.4.1 スタンバイ モード
      2. 6.4.2 アクティブ モード
        1. 6.4.2.1 通常設定
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
        1. 7.2.1.1 推奨される MOSC 水晶振動子の設定
      2. 7.2.2 詳細な設計手順
    3. 7.3 電源要件および推奨事項
      1. 7.3.1 システム電源の規制
      2. 7.3.2 システムパワーアップ シーケンス
      3. 7.3.3 電源投入検出 (POSENSE) サポート
      4. 7.3.4 システム環境とデフォルト
        1. 7.3.4.1 DLPC6422 システムのパワーアップおよびリセットのデフォルト条件
        2. 7.3.4.2 1.1V 1.15V システム電源
        3. 7.3.4.3 1.8V システム電源
        4. 7.3.4.4 3.3V システム電源
        5. 7.3.4.5 パワーグッド (PWRGOOD) のサポート
        6. 7.3.4.6 5V トレラントサポート
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
        1. 7.4.1.1 内部 DLPC6422 電源用の PCB レイアウトガイドライン
        2. 7.4.1.2 オートロック性能のための PCB レイアウトガイドライン
        3. 7.4.1.3 DMD インターフェイスの考慮事項
        4. 7.4.1.4 レイアウト例
        5. 7.4.1.5 熱に関する注意事項
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 サード・パーティ製品に関する免責事項
    2. 8.2 デバイス サポート
      1. 8.2.1 ビデオ タイミング パラメータの定義
      2. 8.2.2 デバイスの命名規則
      3. 8.2.3 デバイスの命名規則
      4. 8.2.4 デバイスのマーキング
        1. 8.2.4.1 デバイス マーキング
    3. 8.3 ドキュメントのサポート
      1. 8.3.1 関連資料
    4. 8.4 ドキュメントの更新通知を受け取る方法
    5. 8.5 サポート・リソース
    6. 8.6 商標
    7. 8.7 静電気放電に関する注意事項
    8. 8.8 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • ZPC|516
サーマルパッド・メカニカル・データ

7.3.2 システムパワーアップ シーケンス

DLPC6422 コントローラは、電源電圧 (1.1V1.15V、1.8V、3.3V) の配列を必要としますが、これは、パワー アップとパワー ダウンの両方のシナリオの電源シーケンスの相対的な順序に制限はありません。同様に、DLP コントローラへの供給を行う各電源のオン/オフの間に最小時間は設定されていません。ただし、DLP コントローラと電源を共有するデバイスに、電源投入シーケンスについての要件が課されることは珍しくないことにご注意ください。

  • 1.1V1.15V コア電源は、いずれかの I/O 電源が供給されるたびに印加され、給電されている関連 I/O の状態が既知の状態に制御されるようにします。このため、最初にコア電源を印加することを推奨します。その他の電源は、1.1V コア電源が立ち上がった後でのみ適用されます。
  • 適切なパワーアップ初期化を確保するため、POSENSE がアサートされる前に、DLPC6422 デバイスのすべての電源を印加する必要があります。

通常、DLPC6422 コントローラのパワーアップシーケンスは、外部ハードウェアによって処理されます。外部電源監視回路は、電源投入時 (POSENSE = 0) に、コントローラをシステムリセット状態に保持します。この間、すべての DLP コントローラ I/O はトライステートになります。POSENSE の Low から High への遷移時にプライマリ PLL (PLLM1) はリセットから解除されますが、このコントローラは PLL がその出力をロックして安定化させるまで、デバイスの残りの部分をさらに 60ms の間リセット状態に保持します。この 60ms の遅延の後、ARM-9 関連の内部リセットのアサ―トが解除され、マイクロプロセッサが起動ルーチンを開始します。

DLPC6422 システムパワーアップ シーケンス図 7-4 システムパワーアップ シーケンス