JAJSDQ8D データシート

JAJSDQ8D February 2013 – July 2022 INA231

PRODUCTION DATA

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）

YFF|12
YFD|12

サーマルパッド・メカニカル・データ

発注情報

7.6 Timing Requirements: I²C Bus

see ⁽¹⁾

			FAST MODE			HIGH-SPEED MODE			UNIT
			MIN	TYP	MAX	MIN	TYP	MAX	UNIT
f_(SCL)	SCL operating frequency	INA231A	0.001		0.4	0.001		2.5	MHz
f_(SCL)	SCL operating frequency	INA231B	0.01		0.4	0.01		2.5	MHz
t_(BUF)	Bus free time between stop and start conditions		600			260			ns
t_(HDSTA)	Hold time after repeated START condition. After this period, the first clock is generated.		100			100			ns
t_(SUSTA)	Repeated start condition setup time		100			100			ns
t_(SUSTO)	STOP condition setup time		100			100			ns
t_(HDDAT)	Data hold time, V_S ≤ 3.3 V		0			0		130	ns
t_(HDDAT)	Data hold time, V_S > 3.3 V		10			10		130	ns
t_(SUDAT)	Data setup time		100			50			ns
t_(LOW)	SCL clock low period		1300			260			ns
t_(HIGH)	SCL clock high period		600			60			ns
t_F	Data fall time				300			80	ns
t_R	Data rise time				300			80	ns
t_F	Clock fall time				300			40	ns
t_R	Clock rise time				300			40	ns
t_R	Clock/data rise time for SCLK ≤ 100 kHz				1000				ns

(1) Values based on a statistical analysis of a one-time sample of devices. Minimum and maximum values are specified by design, but not production tested.

Figure 7-1 Bus Timing Diagram

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）

サーマルパッド・メカニカル・データ

発注情報

7.6 Timing Requirements: I2C Bus

7.6 Timing Requirements: I²C Bus