JAJSCL8C May   2012  – September 2025 INA3221

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 基本的な ADC 機能
      2. 7.3.2 アラート監視
        1. 7.3.2.1 クリティカル アラート
          1. 7.3.2.1.1 加算制御機能
        2. 7.3.2.2 警告アラート
        3. 7.3.2.3 パワー有効アラート
        4. 7.3.2.4 タイミング制御アラート
        5. 7.3.2.5 デフォルト設定
      3. 7.3.3 ソフトウェア リセット
    4. 7.4 デバイスの機能モード
      1. 7.4.1 平均化機能
      2. 7.4.2 複数チャネルの監視
        1. 7.4.2.1 チャネル構成
        2. 7.4.2.2 平均化と変換の時間についての検討事項
      3. 7.4.3 フィルタリングと入力についての考慮事項
    5. 7.5 プログラミング
      1. 7.5.1 バスの概要
        1. 7.5.1.1 シリアル バス アドレス
        2. 7.5.1.2 シリアル インターフェイス
      2. 7.5.2 INA3221 への書き込みおよび読み出し
        1. 7.5.2.1 高速 I2C モード
      3. 7.5.3 SMBus のアラート応答
    6. 7.6 レジスタ マップ
      1. 7.6.1 レジスタ セットの概要
      2. 7.6.2 レジスタの説明
        1. 7.6.2.1  構成レジスタ (アドレス = 00h) [リセット = 7127h]
        2. 7.6.2.2  チャネル 1 シャント電圧レジスタ (アドレス = 01h)、[リセット = 00h]
        3. 7.6.2.3  チャネル 1 バス電圧レジスタ (アドレス = 02h) [リセット = 00h]
        4. 7.6.2.4  チャネル 2 シャント電圧レジスタ (アドレス = 03h) [リセット = 00h]
        5. 7.6.2.5  チャネル 2 バス電圧レジスタ (アドレス = 04h) [リセット = 00h]
        6. 7.6.2.6  チャネル 3 シャント電圧レジスタ (アドレス = 05h) [リセット = 00h]
        7. 7.6.2.7  チャネル 3 バス電圧レジスタ (アドレス = 06h) [リセット = 00h]
        8. 7.6.2.8  チャネル 1 クリティカル アラート制限レジスタ (アドレス = 07h) [リセット = 7FF8h]
        9. 7.6.2.9  警告アラート チャネル 1 制限レジスタ (アドレス = 08h) [リセット値=7FF8h]
        10. 7.6.2.10 チャネル 2 クリティカル アラート制限レジスタ (アドレス = 09h) [リセット = 7FF8h]
        11. 7.6.2.11 チャネル 2 警告アラート制限レジスタ (アドレス = 0Ah) [リセット = 7FF8h]
        12. 7.6.2.12 チャネル 3 クリティカル アラート制限レジスタ (アドレス = 0Bh) [リセット = 7FF8h]
        13. 7.6.2.13 チャネル 3 警告アラート制限レジスタ (アドレス = 0Ch) [リセット = 7FF8h]
        14. 7.6.2.14 シャント電圧合計レジスタ (アドレス = 0Dh) [リセット = 00h]
        15. 7.6.2.15 シャント電圧合計制限レジスタ (アドレス = 0Eh) [リセット値 = 7FFEh]
        16. 7.6.2.16 Mask/Enable レジスタ (アドレス=0Fh) [リセット値=0002h]
        17. 7.6.2.17 パワー有効上限レジスタ (アドレス=10h) [リセット値=2710h]
        18. 7.6.2.18 パワー有効下限リミット レジスタ (アドレス=11h) [リセット値=2328h]
        19. 7.6.2.19 メーカー ID レジスタ (アドレス = FEh) [リセット = 5449h]
        20. 7.6.2.20 ダイ ID レジスタ (アドレス = FFh) [リセット = 3220]
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 開発サポート
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.6.2.16 Mask/Enable レジスタ (アドレス=0Fh) [リセット値=0002h]

このレジスタは、クリティカル アラート ピンおよび警告アラート ピンを制御するために有効化される機能を選択し、さらに各警告アラートが対応するチャネルにどのように応答するかを設定します。存在するフラグ結果をクリアするには、マスク / イネーブル レジスタを読み出します。このレジスタへの書き込みでは、フラグ ビットのステータスはクリアされません。フラグ ビットが設定される原因となった警告機能設定に不確実性が残らないようにするため、警告機能設定を変更する前に マスク / イネーブル レジスタを読み出してフラグ ビット ステータスをクリアする必要があります。

表 7-35 Mask/Enable レジスタ
1514131211109876543210
—SCC1SCC2SCC3WENCENCF1CF2CF3SFWF1WF2WF3PVFTCFCVRF
RW-0RW-0RW-0RW-0RW-0RW-0RW-0RW-0RW-0RW-0RW-0RW-0RW-0RW-0RW-1RW-0
凡例：R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値
表 7-36 Mask/Enable レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15予約済みR/W0h予約済み
14-12SCC1-3R/W0h加算チャンネル コントロール。これらのビットは、シャント電圧合計レジスタに値を格納するために有効化されるシャント電圧測定チャネルを決定します。これらのビットの選択は、個々のチャネルの有効/無効状態や、対応するチャネルの測定には影響しません。対応するビットは、チャネルをシャント電圧合計レジスタに格納するかどうかを選択するために使用されます。
0 = 無効 (デフォルト)
1 = 有効
11WENR/W0h警告アラート ラッチ イネーブル。これらのビットは、警告アラートピンのラッチ機能を構成します。
0 = トランスペアレント (デフォルト)
1 = ラッチを有効化
10CENR/W0hクリティカル ラッチ イネーブル。これらのビットは、クリティカル アラート ピンのラッチ機能を構成します。
0 = トランスペアレント (デフォルト)
1 = ラッチを有効化
9-7CF1-3R/W0hクリティカル アラート フラグ インジケータ。対応するチャネル測定値がクリティカル アラート制限を超えた場合、これらのビットがアサートされ、クリティカル アラート ピンがアサートされます。これらのビットを読み出すことで、どのチャネルがクリティカル アラートを引き起こしたかを判別します。マスク / イネーブル レジスタを読み戻すと、クリティカル アラート フラグ ビットはクリアされます。
6SFR/W0h合計アラート フラグインジケータ。シャント電圧合計レジスタがシャント電圧合計制限レジスタを超えた場合、このビットがアサートされます。合計アラートフラグがアサートされると、クリティカルアラートピンもアサートされます。Mask/Enable レジスタを読み戻すと、合計アラート フラグ ビットはクリアされます。
5-3WF1-3R/W0h警告アラート フラグ インジケータ。対応するチャネルの平均測定値が警告アラート制限を超えた場合、これらのビットがアサートされ、警告アラート ピンがアサートされます。これらのビットを読み取って、警告アラートを発生させたチャネルを特定します。警告アラート フラグ ビットは、マスク / イネーブル レジスタをリードバックするとクリアされます。
2PVFR/W0hパワー有効アラート フラグ インジケータ。このビットを使用すると、ハードウェアではなくソフトウェアを介してパワー有効 (PV) アラート ピンがアサートされたかどうかを判別できます。ビット設定は、PV ピンのステータスに対応します。このビットは、アラートを引き起こした条件が取り除かれ、PV ピンがクリアされるまでクリアされません。
1TCFR/W11hタイミング制御アラート フラグ インジケータ。このビットを使用すると、ハードウェアではなくソフトウェアを介してタイミング制御 (TC) アラート ピンがアサートされたかどうかを判別できます。ビット設定は、TC ピンのステータスに対応します。このビットは、一度アサートされると、電源がリサイクルされるかソフトウェア リセットが実行されない限りクリアされません。タイミング制御アラート フラグのデフォルト状態は High です。
0CVRFR/W0h変換準備完了フラグ。INA3221 はいつでも読み出すことができ、直前の変換データも利用可能ですが、シングルショット変換を調整するために返還準備完了ビットが用意されています。すべての変換が完了すると、変換ビットがセットされます。変換準備完了フラグ ビットは、以下の条件でクリアされます：
  1. 構成レジスタを書き込む場合 (ただし、パワー ダウンやディスエーブル モードの選択を除く)。
  2. マスク / イネーブル レジスタの読み取り