JAJSSO9C August 2023 – August 2025 ISO6520 , ISO6521
PRODUCTION DATA
コストが最適化された低 EMI PCB の設計を実現するには、最小 2 層が必要です。EMI をさらに改善するために、4 層基板を使用できます。4 層基板の層は、上層から下層に向かって、高速信号層、グランド プレーン、電源プレーン、低周波数信号層の順に配置する必要があります。
低 ESR セラミック バイパス コンデンサを使用して、VCC ピンをグランドにバイパスします。X5R または X7R 定格の誘電体でセラミック コンデンサを使用する場合、推奨される標準バイパス容量は 0.1μF です。コンデンサは、PCB レイアウトの同じ層で、VCC ピンのできるだけ近くに配置する必要があります。このコンデンサの電圧定格は、VCC 電圧レベルよりも大きい必要があります。
電源プレーンまたは信号層の追加が必要な場合は、対称性を保つために、第2の電源系統またはグランド プレーン系統を層構成に追加します。この設計により、基板の層構成が機械的に安定し、反りを防ぎます。また、各電源系統の電源プレーンとグランド プレーンを互いに近づけて配置できるため、高周波バイパス容量を大幅に増やすことができます。
レイアウトの推奨事項の詳細については、『デジタル アイソレータ設計ガイド』を参照してください。