JADS326 July   2026 LM5192

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 関連製品
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 シリアル制御バスのタイミング要件
    7. 6.7 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  入力電圧範囲 (VIN)
      2. 7.3.2  高電圧バイアス電源レギュレータ (VCC、VDDA)
      3. 7.3.3  イネーブル (EN)
      4. 7.3.4  スイッチング周波数
      5. 7.3.5  デュアル ランダム スペクトラム拡散機能 (DRSS)
      6. 7.3.6  ソフト スタート
      7. 7.3.7  出力電圧
      8. 7.3.8  制御可能な最小オン時間
      9. 7.3.9  デュアル ループ アーキテクチャ
        1. 7.3.9.1 電圧ループ エラー アンプ
        2. 7.3.9.2 電流ループ エラー アンプ
      10. 7.3.10 プログラマブル ILIM
      11. 7.3.11 IOUT モニタ
      12. 7.3.12 ケーブル電圧降下補償
      13. 7.3.13 スロープ補償
      14. 7.3.14 シャント電流センシング
      15. 7.3.15 ヒカップ モード電流制限
      16. 7.3.16 デバイス構成 (CNFG)
      17. 7.3.17 パルス周波数変調 (PFM) / 同期
      18. 7.3.18 Out-of-Audio 動作
      19. 7.3.19 サーマル シャットダウン (TSD)
    4. 7.4 デバイスの機能モード
      1. 7.4.1 シャットダウン モード
      2. 7.4.2 スタンバイ モード
      3. 7.4.3 READY モード
      4. 7.4.4 アクティブ モード
      5. 7.4.5 スリープ モード
    5. 7.5 プログラミング
      1. 7.5.1 I2C バス動作
      2. 7.5.2 クロック ストレッチ
      3. 7.5.3 データ転送フォーマット
      4. 7.5.4 定義されたレジスタ アドレスからの単一読み取り
      5. 7.5.5 定義されたレジスタ アドレスから開始されるシーケンシャル読み出し
      6. 7.5.6 定義されたレジスタ アドレスへの 単一書き込み
      7. 7.5.7 定義されたレジスタ アドレスから開始されるシーケンシャル WRITE
  9. 8 LM5192 のレジスタ
  10. 9 アプリケーションと実装
    1. 9.1 使用上の注意
      1. 9.1.1 パワートレイン コンポーネント
        1. 9.1.1.1 降圧インダクタ
        2. 9.1.1.2 出力コンデンサ
        3. 9.1.1.3 入力コンデンサ
        4. 9.1.1.4 EMI フィルタ
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 高効率、広い入力範囲、400kHz、同期整流降圧レギュレータ
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
          1. 9.2.1.2.1 WEBENCH® ツールによるカスタム設計
          2. 9.2.1.2.2 降圧インダクタ
          3. 9.2.1.2.3 電流センス抵抗
          4. 9.2.1.2.4 出力コンデンサ
          5. 9.2.1.2.5 入力コンデンサ
          6. 9.2.1.2.6 補償部品
        3. 9.2.1.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
        1. 9.4.1.1 熱設計およびレイアウト
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス サポート
      1. 10.1.1 開発サポート
        1. 10.1.1.1 WEBENCH® ツールによるカスタム設計
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
        1. 10.2.1.1 PCB レイアウトについてのリソース
        2. 10.2.1.2 熱設計についてのリソース
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9.1.1.1 降圧インダクタ

ほとんどのアプリケーションでは、標準的な入力電圧におけるインダクタのリップル電流 ΔIL が最大 DC 出力電流の 30% ～ 50% の間になるように降圧インダクタンスを選択します。式 9に示されるピーク インダクタ電流に基づき、式 8を使用してインダクタンスを選択します。

式 8. LO = VOUTΔIL×FSW×1-VOUTVIN
式 9. ILPK = IOUT+∆IL2

インダクタのデータシートを参照し、インダクタの飽和電流が特定の設計のピーク インダクタ電流よりも十分に大きいことを確認します。フェライトの設計はコア損失が非常に低く、高スイッチング周波数で好まれます。そのため、設計の目標を銅損と飽和の防止に集中することができます。低インダクタのコア損失は、無負荷の入力電流の低下と軽負荷時の効率の向上により明らかです。ただし、フェライトのコア素材は飽和特性が高く、飽和電流を超過するとインダクタンスは急激に低下します。この動作の結果、インダクタのリップル電流は急激に増加し、出力電圧リップルも上昇するため、当然効率は低下し、信頼性も損なわれます。一般的に、インダクタの飽和電流はコア温度が上がるにつれて減少することに注意してください。インダクタの飽和を防止するには正確な過電流保護が重要です。