JAJSFC0F December   2013  – August 2025 LMK00334

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件、伝搬遅延、出力スキュー
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 差動電圧測定に関する用語
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 水晶振動子の消費電力と RLIM との関係
      2. 7.3.2 クロック入力
      3. 7.3.3 クロック出力
        1. 7.3.3.1 リファレンス出力
    4. 7.4 デバイスの機能モード
      1. 7.4.1 VCC および VCCO 電源
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 クロック入力の駆動
        2. 8.2.1.2 水晶振動子インターフェイス
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ターミネーションとクロック ドライバの使用
        2. 8.2.2.2 DC 結合差動動作のターミネーション
        3. 8.2.2.3 AC 結合差動動作のターミネーション
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 消費電流と消費電力の計算
        1. 8.3.1.1 消費電力の例: ワーストケース消費電力
      2. 8.3.2 電源バイパス
        1. 8.3.2.1 電源リップル除去
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
      3. 8.4.3 熱管理
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.2.1.1 クロック入力の駆動

LMK00334は、2 つのユニバーサル入力(CLKin0/CLKin0* および CLKin1/CLKin1*) を備えており、DC カップリングの 3.3V または 2.5V LVPECL、LVDS、CML、SSTL、その他、電気的特性 に規定された入力要件を満たす差動およびシングルエンド信号を受け入れることができます。このデバイスは、広い入力同相電圧範囲 (VCM) と入力電圧スイング(VID)/ ダイナミック レンジのため、広い範囲の信号を受け入れることができます。50% デューティ サイクルと DC 平衡信号の場合、AC 結合を使用して入力信号を VCM 範囲内にシフトすることもできます。信号インターフェイスと終端テクニックについては、ターミネーションとクロック ドライバの使用を参照してください。

可能な限り最良の位相ノイズおよびジッタ性能を得るためには、入力のスルーレートが差動で 3V/ns 以上である必要があります。入力を低いスルーレートで駆動すると、ノイズ フロアとジッタが低下します。このため、シングルエンドよりも差動信号入力を推奨します。差動信号入力は、一般的により高いスルーレートと同相モード除去を提供するためです。ノイズ フロア対 CLKin スルーレートおよび RMS ジッタ対 CLKin スルー レートのプロットについては、代表的特性 を参照してください。

TI は、差動信号入力でCLKin/ CLKin* ペアを駆動することを推奨していますが、クロックが電気的特性に示す CLKin ピンのシングルエンド入力仕様に準拠している場合、シングルエンド クロックでペアを駆動できます。3.3V または 2.5V LVCMOS のような大振幅のシングルエンド入力信号の場合、入力近くに 50Ω の負荷抵抗を配置し、信号の減衰によって入力のオーバードライブを防止するとともに、ライン終端によって反射を最小限に抑える必要があります。ここでも、性能の低下を最小限に抑えるため、シングルエンド入力スルーレートをできるだけ高くする必要があります。CLKin 入力の内部バイアス電圧は約 1.4V なので、図 8-2に示すように、入力を AC 結合できます。LVCMOS ドライバの出力インピーダンスに Rs を加えた値は、伝送ラインおよび負荷終端の特性インピーダンスに一致させるため、おおよそ 50Ω にする必要があります。

LMK00334 シングルエンド LVCMOS 入力、AC カップリング図 8-2 シングルエンド LVCMOS 入力、AC カップリング

図 8-3に示すように、シングルエンド クロックを CLKinX に DC 結合することもできます。信号の減衰とライン終端のため、CLKin 入力の近くに 50Ω の負荷抵抗を配置する必要があります。ドライバのシングルエンド振幅の半分 (VO、PP / 2) が CLKinX を駆動するため、CLKinX* は減衰後の入力振幅の中点電圧 ((VO,PP/ 2) × 0.5) に外部バイアスする必要があります。外部バイアス電圧は、規定の入力同相電圧 (VCM) 範囲内である必要があります。これは、kΩ の範囲の外付けバイアス抵抗 (RB1および RB2) またはその他の低ノイズ電圧リファレンスを使用して実現できます。これは、入力スイングが入力スルーレートが最大となる位置でしきい値電圧を横切ることを確認するものです。

LMK00334 シングルエンド LVCMOS 入力、DC 結合、同相バイアス付き図 8-3 シングルエンド LVCMOS 入力、DC 結合、同相バイアス付き

水晶発振器回路を使用しない場合は図 8-4、に示すように、シングルエンドの外部クロックで OSCin 入力を駆動できます。内部生成の入力バイアス電圧を持つ OSCin ピンには入力クロックを AC カップリングで接続し、OSCout ピンは未接続のままにする必要があります。OSCin は外部クロックを多重化する代替入力を提供しますが、TI ではユニバーサル入力 (CLKinX) のいずれかを使用することを推奨しています。これらの入力は、より高い動作周波数、優れた同相モードおよび電源雑音除去性能、そして電源電圧や温度変動に対する高い性能を備えているためです。

LMK00334 シングルエンド入力による OSCin ピンの駆動図 8-4 シングルエンド入力による OSCin ピンの駆動