ホーム クロックとタイミング クロック バッファ
ホーム
クロックとタイミング
クロック バッファ

LMK00334

アクティブ

4 出力 PCIe® Gen 1 ～ Gen 7 対応クロック バッファおよびレベル トランスレータ

ご注文はこちら
データシート

LMK00334

アクティブ
データシート ご注文はこちら

製品詳細

Number of outputs 4 Additive RMS jitter (typ) (fs) 30 Core supply voltage (V) 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type HCSL, LVCMOS Input type CML, HCSL, HSTL, LVCMOS, LVDS, LVPECL, SSTL, XTAL
Number of outputs 4 Additive RMS jitter (typ) (fs) 30 Core supply voltage (V) 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type HCSL, LVCMOS Input type CML, HCSL, HSTL, LVCMOS, LVDS, LVPECL, SSTL, XTAL
WQFN (RTV) 32 25 mm² 5 x 5
  • 3：1 入力マルチプレクサ
    • 2 つの汎用入力は最高 400MHz で動作し、LVPECL、LVDS、CML、SSTL、HSTL、HCSL、シングルエンド クロックに対応
    • 1 つの水晶振動子入力は、10MHz ～ 40MHz の水晶振動子またはシングルエンド クロックを受け入れます
  • 2 バンクで、それぞれに 2 つの差動出力
    • HCSL または Hi-Z (選択可能)
    • PCIe 仕様における加算 RMS 位相ジッタ
      • Gen 5 で 7.2fs RMS (標準値)
      • Gen 6 で 5fs RMS (標準値)
      • Gen 7 で 3.5fs RMS (標準値)
  • 高 PSRR：156.25MHz で -72dBc
  • 同期イネーブル入力付きの LVCMOS 出力
  • 構成をピンで制御可能
  • VCC コア電源：3.3V ± 5%
  • 3 つの独立した VCCO 出力電源：3.3V、2.5V ± 5%
  • 産業用温度範囲：–40°C ～ +105°C
  • 32 ピン WQFN (5mm × 5mm)
  • 3：1 入力マルチプレクサ
    • 2 つの汎用入力は最高 400MHz で動作し、LVPECL、LVDS、CML、SSTL、HSTL、HCSL、シングルエンド クロックに対応
    • 1 つの水晶振動子入力は、10MHz ～ 40MHz の水晶振動子またはシングルエンド クロックを受け入れます
  • 2 バンクで、それぞれに 2 つの差動出力
    • HCSL または Hi-Z (選択可能)
    • PCIe 仕様における加算 RMS 位相ジッタ
      • Gen 5 で 7.2fs RMS (標準値)
      • Gen 6 で 5fs RMS (標準値)
      • Gen 7 で 3.5fs RMS (標準値)
  • 高 PSRR：156.25MHz で -72dBc
  • 同期イネーブル入力付きの LVCMOS 出力
  • 構成をピンで制御可能
  • VCC コア電源：3.3V ± 5%
  • 3 つの独立した VCCO 出力電源：3.3V、2.5V ± 5%
  • 産業用温度範囲：–40°C ～ +105°C
  • 32 ピン WQFN (5mm × 5mm)

LMK00334デバイスは 4 出力の HCSL ファンアウト バッファで、高周波数、低ジッタのクロック、データ分配、およびレベル変換を目的としています。このデバイスは、ADC、DAC、マルチ ギガビット イーサネット、XAUI、ファイバー チャネル、SATA/SAS、SONET/SDH、CPRI、高周波バックプレーンのリファレンス クロックを分配できます。

入力クロックは 2 つの汎用入力、または 1 つの水晶振動子入力から選択できます。選択された入力クロックは 2 つのバンクに分配され、それぞれのバンクには 2 つの HCSL 出力と 1 つの LVCMOS 出力があります。LVCMOS 出力には同期イネーブル入力があり、イネーブルまたはディスエーブル時にラント (微小) パルスなしの動作を実現できます。LMK00334 および は、3.3V のコア電源と、3 系統の独立した 3.3V または 2.5V の出力電源で動作します。

LMK00334 は高性能、多用途性、省電力性を備えており、固定出力バッファ デバイスの代替として設計されると同時に、システムのタイミング マージンを向上させます。

LMK00334デバイスは 4 出力の HCSL ファンアウト バッファで、高周波数、低ジッタのクロック、データ分配、およびレベル変換を目的としています。このデバイスは、ADC、DAC、マルチ ギガビット イーサネット、XAUI、ファイバー チャネル、SATA/SAS、SONET/SDH、CPRI、高周波バックプレーンのリファレンス クロックを分配できます。

入力クロックは 2 つの汎用入力、または 1 つの水晶振動子入力から選択できます。選択された入力クロックは 2 つのバンクに分配され、それぞれのバンクには 2 つの HCSL 出力と 1 つの LVCMOS 出力があります。LVCMOS 出力には同期イネーブル入力があり、イネーブルまたはディスエーブル時にラント (微小) パルスなしの動作を実現できます。LMK00334 および は、3.3V のコア電源と、3 系統の独立した 3.3V または 2.5V の出力電源で動作します。

LMK00334 は高性能、多用途性、省電力性を備えており、固定出力バッファ デバイスの代替として設計されると同時に、システムのタイミング マージンを向上させます。
filter その他の クロック バッファ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン配置が異なる製品
CDCDB800 アクティブ PCIe® Gen 1 ～ Gen 7 向け、8 出力のクロック バッファ DB800ZL compliant with output enable/disable
比較対象デバイスと類似の機能
LMK00304 アクティブ 4 個の構成可能出力採用、3.1GHz、差動クロック バッファ / レベル シフタ Universal buffer

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
3 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK00334 PCIe® Gen 1～Gen 7 向け 4 出力クロック バッファおよびレベル変換器 データシート (Rev. F 翻訳版) PDF | HTML 英語版 (Rev.F) PDF | HTML 2025年 10月 7日
アプリケーション・ノート LMK0033x PCI Express 準拠レポート PDF | HTML 英語版 PDF | HTML 2025年 6月 2日
アプリケーション・ノート Clocking for PCIe Applications PDF | HTML 2023年 11月 28日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

LMK00338EVM — LMK00338 PCIe Gen1/2/3 クロック バッファ評価基板

LMK00338 は、PCIe Gen1/2/3 アプリケーション向けに設計された 400MHz 対応の 8 出力 HCSL バッファであり、低付加ジッタのクロック分配とレベル変換を実現します。この評価基板を使用すると、デバイスの機能と性能仕様を検証することができます。機能の説明と仕様については、LMK00338 のデータシートを参照してください。

ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

LMK00334 IBIS Model

SNAM160.ZIP (100 KB) - IBIS Model
ダウンロード
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア

Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
設計を開始
設計ツール

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア
ダウンロードオプション
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
WQFN (RTV) 32 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ