JAJSJX4A March   2020  – September 2020 LMQ62440-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 説明
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
    1.     ピン機能
  7. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電気的特性
    6. 7.6  タイミング特性
    7. 7.7  システム特性
    8. 7.8  絶対最大定格
    9. 7.9  ESD 定格
    10. 7.10 代表的特性
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  EN による有効化と VIN UVLO
      2. 8.3.2  MODE/SYNC ピンの動作
        1. 8.3.2.1 レベル依存 MODE/SYNC ピン制御
        2. 8.3.2.2 パルス依存 MODE/SYNC ピン制御
      3. 8.3.3  クロックのロック
      4. 8.3.4  PGOOD 出力動作
      5. 8.3.5  内部 LDO、VCC UVLO、BIAS 入力
      6. 8.3.6  ブートストラップ電圧と VCBOOT-UVLO (CBOOT ピン)
      7. 8.3.7  調整可能な SW ノードのスルーレート
      8. 8.3.8  スペクトラム拡散
      9. 8.3.9  ソフトスタートとドロップアウトからの回復
      10. 8.3.10 出力電圧設定
      11. 8.3.11 過電流および短絡保護
      12. 8.3.12 サーマル・シャットダウン
      13. 8.3.13 入力電源電流
    4. 8.4 デバイスの機能モード
      1. 8.4.1 シャットダウン・モード
      2. 8.4.2 スタンバイ・モード
      3. 8.4.3 アクティブ・モード
        1. 8.4.3.1 CCM モード
        2. 8.4.3.2 自動モード – 軽負荷動作
          1. 8.4.3.2.1 ダイオード・エミュレーション
          2. 8.4.3.2.2 周波数低減
        3. 8.4.3.3 FPWM モード - 軽負荷動作
        4. 8.4.3.4 最小オン時間 (高入力電圧) での動作
        5. 8.4.3.5 ドロップアウト
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1  スイッチング周波数の選択
        2. 9.2.2.2  出力電圧の設定
        3. 9.2.2.3  インダクタの選択
        4. 9.2.2.4  出力コンデンサの選択
        5. 9.2.2.5  入力コンデンサの選択
        6. 9.2.2.6  ブート・コンデンサ
        7. 9.2.2.7  ブート抵抗
        8. 9.2.2.8  VCC
        9. 9.2.2.9  BIAS
        10. 9.2.2.10 CFF と RFF の選択
        11. 9.2.2.11 外部 UVLO
    3. 9.3 アプリケーション曲線
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
      1. 11.1.1 グランドと熱に関する考慮事項
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントのサポート
      1. 12.1.1 関連資料
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 用語集
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.6 タイミング特性

制限値は、接合部の動作時推奨温度である -40℃～+150℃において適用されます (特に記述のない限り)。最小値および最大値は、試験、設計、および統計的相関に基づいて規定されています。標準値は TJ = 25℃における最も一般的なパラメータ基準値を表しており、参考目的にのみ提供されています。特に記述のない限り、次の条件が適用されます。VIN = 13.5V。
パラメータ テスト条件 最小値 標準値 最大値 単位
スイッチ・ノード
tON_MIN HS スイッチの最小オン時間 VIN = 20V、IOUT = 2A、RBOOT は CBOOT と短絡 55 70 ns
tON_MAX HS スイッチの最大オン時間 9 μs
tOFF_MIN LS スイッチの最小オン時間 VIN = 4.0V、IOUT = 1A、RBOOT は CBOOT と短絡 65 85 ns
tSS 最初の SW パルスから Vref が設定点の 90% に達するまでの時間 VIN ≧ 4.2V 2 3 4 ms
tSS2 最初の SW パルスから FPWM 誤動作防止解除までの時間 (出力がレギュレートされない場合) VIN ≧ 4.2V 4.5 6.5 8.5 ms
tW 短絡待機時間 (「ヒカップ」時間) 40 ms
イネーブル
tEN ターンオン遅延 (1) CVCC = 1µF、EN High から最初の SW パルスまでの時間 (出力が 0V から開始する場合) 0.7 ms
tB 立ち上がりまたは立ち下がりエッジの後の EN のブランキング  Low レベルは 0.6V 4 8 µs
tPULSE_H パルスとして認識されるのに必要な High の継続時間 100 ns
tPULSE_L パルスとして認識されるのに必要な Low の継続時間 100 ns
tMODE FPWM または自動モードを示すために必要な 1 つのレベルの時間 16.5 µs
tSYNC 有効な同期信号内の High または Low 信号の継続時間 8 µs
CLOCK 同期サイクル中の有効な同期信号にクロックがロックするために必要な時間 (1) 2048 サイクル
tMEAS 自動モードに移行した際の抵抗値テストの SYNC/MODE ピンの継続時間 レベル依存 SYNC/MODE ピン動作 40 µs
パワー・グッド
tPGDFLT(rise) PGOOD High 信号までの遅延時間 1.5 2 2.5 ms
tPGDFLT(fall) PGOOD 機能のグリッチ・フィルタ時定数 24 µs
(1) パラメータは、設計、統計分析、相関パラメータの製造試験によって規定されています。出荷時のテストは行っていません。