JAJSOP9A November   2023  – November 2023 LP5810

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
  8. 7 代表的特性
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 アナログ調光
      2. 8.3.2 PWM調光
      3. 8.3.3 自律型アニメーション エンジン制御
        1. 8.3.3.1 アニメーション エンジン パターン
        2. 8.3.3.2 スロープ制御
        3. 8.3.3.3 アニメーション エンジン ユニット (AEU)
        4. 8.3.3.4 アニメーション ポーズ ユニット (APU)
      4. 8.3.4 保護および診断
        1. 8.3.4.1 LED 開放検出
        2. 8.3.4.2 LED 短絡検出
        3. 8.3.4.3 サーマル・シャットダウン
    4. 8.4 デバイスの機能モード
    5. 8.5 プログラミング
      1. 8.5.1 I2C データ の処理
      2. 8.5.2 I2C のデータ フォーマット
  10. 9 レジスタ・マップ
  11. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 アプリケーション
      2. 10.2.2 設計パラメータ
      3. 10.2.3 詳細な設計手順
        1. 10.2.3.1 入力コンデンサの選択
        2. 10.2.3.2 プログラム手順
        3. 10.2.3.3 プログラミング例
      4. 10.2.4 アプリケーション特性の波形
    3. 10.3 電源に関する推奨事項
    4. 10.4 レイアウト
      1. 10.4.1 レイアウトのガイドライン
      2. 10.4.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.6 タイミング要件

特に記述のない限り、代表的特性は全周囲温度範囲 (–40°C < TA < +85°C)、VIN = 3.6V、VCC = 5V、CIN = 1μF、COUT = 1μF で適用されます。
I2C のタイミング要件 最小値 公称値 最大値 単位
スタンダード・モード
fSCL SCL クロック周波数 0 100 kHz
tHD_STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 4 μs
tLOW SCL クロック Low 期間 4.7 µs
tHIGH SCL クロックの High の時間 4 μs
tSU_STA 繰り返し START 条件のセットアップ時間 4.7 µs
tHD_DAT データ・ホールド時間 0 μs
tSU_DAT データ・セットアップ時間 250 ns
tr SDA 信号と SCL 信号の両方の立ち上がり時間 1000 ns
tf SDA 信号と SCL 信号の両方の立ち下がり時間 300 ns
tSU_STO STOP 条件のセットアップ時間 4 μs
tBUF STOP 条件と START 条件の間のバス・フリー時間 4.7 µs
Cb 各バス・ラインの容量性負荷 400 pF
ファースト・モード
fSCL SCL クロック周波数 0 400 kHz
tHD_STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.6 μs
tLOW SCL クロックの Low の時間 1.3 μs
tHIGH SCL クロックの High の時間 0.6 μs
tSU_STA 繰り返し START 条件のセットアップ時間 0.6 μs
tHD_DAT データ・ホールド時間 0 μs
tSU_DAT データ・セットアップ時間 100 ns
tr SDA 信号と SCL 信号の両方の立ち上がり時間 300 ns
tf SDA 信号と SCL 信号の両方の立ち下がり時間 300 ns
tSU_STO STOP 条件のセットアップ時間 0.6 μs
tBUF STOP 条件と START 条件の間のバス・フリー時間 1.3 μs
Cb 各バス・ラインの容量性負荷 400 pF
ファースト・モード・プラス
fSCL SCL クロック周波数 0 1000 kHz
tHD_STA (反復) 開始条件のホールド時間。この時間が経過すると、最初のクロック・パルスが生成されます。 0.26 μs
tLOW SCL クロックの Low の時間 0.5 μs
tHIGH SCL クロックの High の時間 0.26 μs
tSU_STA 繰り返し START 条件のセットアップ時間 0.26 μs
tHD_DAT データ・ホールド時間 0 μs
tSU_DAT データ・セットアップ時間 50 ns
tr SDA 信号と SCL 信号の両方の立ち上がり時間 120 ns
tf SDA 信号と SCL 信号の両方の立ち下がり時間 120 ns
tSU_STO STOP 条件のセットアップ時間 0.26 μs
tBUF 終了条件と開始条件の間のバス・フリー時間 0.5 μs
Cb 各バス・ラインの容量性負荷 550 pF
その他タイミング要件
fCLK_EX VSYNC 入力クロック周波数 6 MHz