JAJSID3E November   2019  – August 2022 OPA182 , OPA2182 , OPA4182

PRODMIX  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. デバイス比較表
  6. ピン構成および機能
  7. 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報:OPA182
    5. 7.5 熱に関する情報:OPA2182
    6. 7.6 熱に関する情報:OPA4182
    7. 7.7 電気的特性
    8. 7.8 代表的特性
  8. 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 位相反転保護
      2. 8.3.2 入力バイアス電流クロック・フィードスルー
      3. 8.3.3 EMI 除去
      4. 8.3.4 電気的オーバーストレス
      5. 8.3.5 MUX 対応入力
    4. 8.4 デバイスの機能モード
  9. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 歪みゲージのアナログ線形化
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 ロゴスキー・コイル積分器
      3. 9.2.3 システム例
        1. 9.2.3.1 24 ビット、デルタ・シグマ、差動ロード・セルまたは歪みゲージ・センサの信号コンディショニング
      4. 9.2.4 プログラマブル電源
      5. 9.2.5 RTD アンプ、線形化機能付き
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  10. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスのサポート
      1. 10.1.1 開発サポート
        1. 10.1.1.1 PSpice® for TI
        2. 10.1.1.2 TINA-TI™シミュレーション・ソフトウェア (無償ダウンロード)
        3. 10.1.1.3 TI のリファレンス・デザイン
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 Receiving Notification of Documentation Updates
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 Electrostatic Discharge Caution
    7. 10.7 Glossary
  11. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

レイアウトのガイドライン

デバイスで最高の動作性能を実現するため、以下のような優れた PCB レイアウト手法を使用してください。

  • ノイズが、回路全体とオペアンプ自体の電源ピンを経由して、アナログ回路に伝播することがあります。バイパス・コンデンサは、アナログ回路に対して局所的に低インピーダンスの電源を供給することにより、結合ノイズを低減します。
    • 各電源ピンとグランドの間に低 ESR 0.1µF のセラミック・バイパス・コンデンサを接続し、可能な限りデバイスの近くに配置します。単一電源アプリケーションの場合は、V+ からグランドに対して 1 つのバイパス・コンデンサを接続します。
  • 回路のアナログ部分とデジタル部分のグランドを分離することは、ノイズを抑制する最も簡単かつ効果的な方法の 1 つです。通常、多層 PCB のうち 1 つ以上の層はグランド・プレーン専用です。グランド・プレーンは熱の分散に役立つとともに、EMI ノイズを拾う可能性を低減します。グランド電流の流れに注意して、デジタル・グランドとアナログ・グランドを物理的に確実に分離するようにします。詳細については、『PCB はオペアンプ設計のコンポーネント』を参照してください。
  • 寄生カップリングを低減するには、入力配線を電源配線または出力配線からできるだけ離して配置します。これらの配線を分離して配置できない場合、敏感な配線をノイズの多い配線と平行にするよりは、垂直に交差させる方がはるかに良い結果が得られます。
  • デカップリング・コンデンサをデバイスのできるだけ近くに配置します。図 9-10 に示すように、寄生容量を最小限に抑えるため、RF と RG は反転入力の近くに配置します。
  • 入力配線は、できる限り短くします。入力配線は、回路の最も敏感な部分であることに常に注意してください。
  • 重要な配線の周囲に、駆動される低インピーダンスのガード・リングを配置することを検討します。ガード・リングを使用すると、付近に存在する、さまざまな電位の配線からのリーク電流を大幅に低減できます。
  • 基板組み立ての後、PCB を洗浄します。
  • 高精度の集積回路では、プラスチック・パッケージへの水分の侵入により性能が変化する場合があります。PCB を水で洗浄した後で、PCB アセンブリをベーキングして、洗浄中にデバイスのパッケージに取り込まれた水分を除去します。ほとんどの場合、洗浄後に 85℃で 30 分間の低温ベーキングを行えば十分です。

オフセット電圧を最小限に抑えるため、異なる導体の接続部に形成される熱電対接合部で熱電効果 (ゼーベック効果) が発生するような温度勾配を避けます。

  • 熱電係数の低い条件を使用します (異なる金属は避けてください)。
  • 電源や他の熱源から部品を熱的に絶縁します。
  • オペアンプおよび入力回路を、冷却ファンなどの空気流から遮蔽します。