JAJSL15N July   1997  – April 2021 SN55LVDS31 , SN65LVDS31 , SN65LVDS3487 , SN65LVDS9638

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. Revision History
  5. 概要 (続き)
  6. Pin Configuration and Functions
  7. Specifications
    1. 7.1 Absolute Maximum Ratings #GUID-35E89C88-1E48-404C-8AB6-22CCA817C2ED/SLLS2613609
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics: SN55LVDS31
    6. 7.6 Electrical Characteristics: SN65LVDSxxxx
    7. 7.7 Switching Characteristics: SN55LVDS31
    8. 7.8 Switching Characteristics: SN65LVDSxxxx
    9. 7.9 Typical Characteristics
      1. 7.9.1 17
  8. Parameter Measurement Information
    1. 8.1 19
  9. Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1 Driver Disabled Output
      2. 9.3.2 NC Pins
      3. 9.3.3 Unused Enable Pins
      4. 9.3.4 Driver Equivalent Schematics
    4. 9.4 Device Functional Modes
  10. 10Application and Implementation
    1. 10.1 Application Information
    2. 10.2 Typical Application
      1. 10.2.1 Point-to-Point Communications
        1. 10.2.1.1 Design Requirements
        2. 10.2.1.2 Detailed Design Procedure
          1. 10.2.1.2.1 Driver Supply Voltage
          2. 10.2.1.2.2 Driver Bypass Capacitance
          3. 10.2.1.2.3 Driver Output Voltage
          4. 10.2.1.2.4 Interconnecting Media
          5. 10.2.1.2.5 PCB Transmission Lines
          6. 10.2.1.2.6 Termination Resistor
          7. 10.2.1.2.7 Driver NC Pins
        3. 10.2.1.3 Application Curve
      2. 10.2.2 Multidrop Communications
        1. 10.2.2.1 Design Requirements
        2. 10.2.2.2 Detailed Design Procedure
          1. 10.2.2.2.1 Interconnecting Media
        3. 10.2.2.3 Application Curve
  11. 11Power Supply Recommendations
    1. 11.1 49
  12. 12Layout
    1. 12.1 Layout Guidelines
      1. 12.1.1 Microstrip vs. Stripline Topologies
      2. 12.1.2 Dielectric Type and Board Construction
      3. 12.1.3 Recommended Stack Layout
      4. 12.1.4 Separation Between Traces
      5. 12.1.5 Crosstalk and Ground Bounce Minimization
    2. 12.2 Layout Example
  13. 13Device and Documentation Support
    1. 13.1 Device Support
      1. 13.1.1 Other LVDS Products
    2. 13.2 Documentation Support
      1. 13.2.1 Related Information
      2. 13.2.2 ドキュメントの更新通知を受け取る方法
      3. 13.2.3 Related Links
    3. 13.3 サポート・リソース
    4. 13.4 Trademarks
    5. 13.5 静電気放電に関する注意事項
    6. 13.6 用語集
  14. 14Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • D|16
サーマルパッド・メカニカル・データ
発注情報

概要

SN55LVDS31、SN65LVDS31、SN65LVDS3487、SN65LVDS9638 デバイスは差動ライン・ドライバで、低電圧差動信号 (LVDS) の電気的特性を実装しています。この信号方式により、出力電圧レベルが 5V の差動標準レベル (TIA/EIA-422B など) まで低下することで、消費電力が低減し、スイッチング速度が向上し、3.3V 電源レールでの動作が可能になります。4 つの電流モード・ドライバのいずれも、イネーブル時に 100Ω の負荷に対して 247mV の最小差動出力電圧振幅を供給します。

デバイス情報 (1)
部品番号パッケージ本体サイズ (公称)
SN55LVDS31LCCC (20)8.89mm × 8.89mm
CDIP (16)19.56mm × 6.92mm
CFP (16)10.30mm × 6.73mm
SN65LVDS31SOIC (16)9.90mm × 3.91mm
SOP (16)10.30mm × 5.30mm
TSSOP (16)5.00mm × 4.40mm
SN65LVDS3487SOIC (16)9.90mm × 3.91mm
TSSOP (16)5.00mm × 4.40mm
SN65LVDS9638SOIC (8)4.90mm × 3.91mm
VSSOP (8)3.00mm × 3.00mm
HVSSOP (8)3.00mm × 3.00mm
利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
GUID-555D6387-E6C5-4F54-9C39-26E7F8769D18-low.gif等価な入力および出力回路図