JAJSR93D September   2023  – March 2024 SN74LV8T594-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 熱に関する情報
    4. 5.4 推奨動作条件
    5. 5.5 電気的特性
    6. 5.6 タイミング特性
    7.     13
    8. 5.7 スイッチング特性
    9. 5.8 ノイズ特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 デバイスの機能モード
  9. 8 機能説明
    1. 8.1 平衡化された CMOS プッシュプル出力
    2. 8.2 既知のパワーアップ状態でのラッチ論理
    3. 8.3 LVxT 拡張入力電圧
    4. 8.4 クランプ ダイオード構造
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
        1. 9.2.1.1 電源に関する考慮事項
        2. 9.2.1.2 入力に関する考慮事項
        3. 9.2.1.3 出力に関する考慮事項
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • PW|16
  • BQB|16
サーマルパッド・メカニカル・データ
発注情報

3 概要

この SN74LV8T594-Q1 デバイスには、8 ビットのシリアル イン、パラレル アウトのシフト レジスタが搭載されています。シフト レジスタの各パラレル出力は、プライマリ デバイスの出力 (QA から QH) に達する前にストレージ レジスタを経由して供給されます。シフト レジスタとストレージ レジスタの両方に個別のクロック (SRCLK および RCLK) とダイレクト オーバーライディング クリア (SRCLR および RCLR) 入力が搭載されているため、データを出力に送信するのとは別にロードできます。さらに、内部シフト レジスタの最後の出力は出力 QH に直接送信されるため、複数のシフト レジスタをデイジーチェーン接続できます。

入力は、スレッショルドを低減した回路を使用して設計されており、電源電圧が入力電圧より高い場合の昇圧変換をサポートします。また、5V 許容の入力ピンにより、入力電圧が電源電圧より高い場合の降圧変換が可能です。出力レベルは常に電源電圧 (VCC) を基準としており、1.8V、2.5V、3.3V、5V の CMOS レベルをサポートしています。

パッケージ情報
部品番号 パッケージ (1) パッケージ サイズ(2) 本体サイズ (公称)(3)
SN74LV8T594-Q1 PW (TSSOP、16) 5mm × 6.4mm 5 mm × 4.4mm
WBQB (WQFN、16) 3.5mm × 2.5mm 3.5mm × 2.5mm
(1) 詳細については、セクション 12 を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
GUID-20230825-SS0I-T1QH-QJXW-BCX7ZMPVX51S-low.svg 概略論理図 (正論理)