最小および最大仕様は、TA = -10°C ~ 85°C の範囲に適用されます。標準仕様は、25°C、VPUP = 3.3V および 5V (特に記載がない限り) での値です。| パラメータ | テスト条件 | 最小値 | 標準値 | 最大値 | 単位 |
|---|
| I/O ピン:一般データ |
| VPUP | プルアップ電圧 | ±5% の誤差 (3.3V - 標準速度のみ) | 3.13 | 3.3 | 3.46 | V |
| 4.75 | 5 | 5.25 | V |
| RPUP | プルアップ抵抗 | (1)(2)(3) | | 500 | | Ω |
| CCABLE | ケーブル容量 | (4)(5) | | | 1.7 | nF |
| CIO | 入力容量 | (6)(4) | | 2000 | | pF |
| IL | 入力負荷電流 | (7) | | 7 | 14 | μA |
| VIL | 入力 Low 電圧 | (8) | | | 0.5 | V |
| VOL | 出力 LOW 電圧 | RPUP = 500Ω、 VPUP = 3.3V で測定 | | 0.4 | 0.5 | V |
RPUP = 500Ω、 VPUP = 5V で測定 | | 0.4 | 0.5 | V |
| VTL | High から Low へのスイッチング スレッショルド(4)(3)(9) | VPUP = 3.3V | 0.84 | | 1.72 | V |
| VPUP = 5V | 2 | | 3 | V |
| VTH | Low から High へのスイッチング スレッショルド(4)(3)(10) | VPUP = 3.3V | 1.64 | | 2.75 | V |
| VPUP = 5V | 3.2 | | 4.3 | V |
| VHY | スイッチング ヒステリシス(4)(3)(11) | VPUP = 3.3V | 0.44 | | 1.1 | V |
| VPUP = 5V | 0.9 | | 1.3 | V |
(1) 最大許容プルアップ抵抗は、接続されているデバイスの数と復帰時間によって異なります。規定値は、6 つのデバイスがシステム内で接続されていると仮定し、最小復帰時間です。
(2) 抵抗の許容誤差の誤差は 1% 以下です。
(3) VTL、VTH、VHY は内部電源電圧の関数で、VPUP、RPUP、1 線式タイミング、SDQ 1 線式シリアル インターフェイス ピンの容量性負荷の関数です。VPUP が低く、RPUP が大きく、tREC が短く、容量性負荷が大きいと、VTL、V TH、VHY の値が小さくなります。
(4) 設計、特性評価、シミュレーションによる規定のみ。実製品の検査は行っていません。
(5) システム要件。
(6) 最大容量値は、VPUP が最初に印加されたときの内部寄生容量を表します。寄生電荷ストレージ容量が充電されると、通常のロジック遷移に影響はありません。
(7) SDQ 1 線式シリアル インターフェイスが HIGH (VPUP 時) で、デバイスがアイドル モード (デジタル アクティビティやメモリ アクセスなし) の場合に適用されます。数値は、スタンバイ消費電流を示しています。
(8) ホストが SDQ 1 線式シリアル インターフェイスをロジック 0 レベルに駆動しているときは、常に SDQ の電圧が VILMAX 以下である必要があります。
(9) その電圧を下回ると、SDQ 1 線式シリアル インターフェイスの立ち下がりエッジで、ロジック 0 が検出されます。
(10) その電圧を上回ると、SDQ 1 線式シリアル インターフェイスの立ち上がりエッジで、ロジック 1 が検出されます。
(11) SDQ 1 線式シリアル インターフェイス ピンの立ち上がりエッジ中に VTH を超えた後、SDQ 1 線式シリアル インターフェイスの電圧は、ロジック 0 として検出されるには、少なくとも VHY の分だけ低下する必要があります。