JADS212 May   2026 TMF0020

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 機能テスト
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 20480 ビット FRAM
      2. 6.3.2 FRAM ステータス メモリ
      3. 6.3.3 アドレス レジスタ転送ステータス
      4. 6.3.4 FRAM へのデータの書き込み
      5. 6.3.5 TMF0020 デバイス ID
      6. 6.3.6 バス終端
    4. 6.4 デバイスの機能モード
      1. 6.4.1 機能テストのテスト手順
        1. 6.4.1.1 複数ターゲット構成
    5. 6.5 プログラミング
      1. 6.5.1 シリアル通信
      2. 6.5.2 初期化
      3. 6.5.3 ROM コマンド
        1. 6.5.3.1 ROM 読み取りコマンド [33h]
        2. 6.5.3.2 ROM マッチ コマンド [55h]
        3. 6.5.3.3 ROM スキップ コマンド [CCh]
        4. 6.5.3.4 ROM サーチ コマンド [F0h]
        5. 6.5.3.5 レジューム コマンド [A5h]
        6. 6.5.3.6 ROM オーバードライブ スキップ コマンド [3Ch]
        7. 6.5.3.7 ROM オーバードライブ マッチ コマンド [69h]
      4. 6.5.4 メモリ機能コマンド
        1. 6.5.4.1 スクラッチパッド書き込みコマンド [0Fh]
        2. 6.5.4.2 スクラッチパッド読み出しコマンド [AAh]
        3. 6.5.4.3 スクラッチパッド コピー [55h]
        4. 6.5.4.4 メモリ読み取り [F0h]
        5. 6.5.4.5 メモリ拡張読み取り [A5h]
        6. 6.5.4.6 メモリ コマンド フローチャート
      5. 6.5.5 SDQ 1 線式 シリアル インターフェイス信号
        1. 6.5.5.1 リセットおよび存在パルス
        2. 6.5.5.2 読み取り書き込みタイム スロット
      6. 6.5.6 IDLE
      7. 6.5.7 CRC 生成
  8. 7 アプリケーションと実装
    1. 7.1 使用上の注意
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 サポート・リソース
    3. 8.3 商標
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報
    1. 10.1 パッケージ情報
    2. 10.2 テープおよびリール情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

電気的特性

最小および最大仕様は、TA = -10°C ~ 85°C の範囲に適用されます。標準仕様は、25°C、VPUP = 3.3V および 5V (特に記載がない限り) での値です。
パラメータテスト条件最小値標準値最大値単位
I/O ピン:一般データ
VPUPプルアップ電圧±5% の誤差

(3.3V - 標準速度のみ)

3.133.33.46V
4.7555.25V
RPUPプルアップ抵抗(1)(2)(3)500Ω
CCABLEケーブル容量(4)(5)1.7nF
CIO入力容量(6)(4)2000pF
IL入力負荷電流(7)714μA
VIL入力 Low 電圧(8)0.5V
VOL出力 LOW 電圧RPUP = 500Ω、
VPUP = 3.3V で測定
0.40.5V
RPUP = 500Ω、
VPUP = 5V で測定
0.40.5V
VTLHigh から Low へのスイッチング スレッショルド(4)(3)(9)VPUP = 3.3V0.841.72V
VPUP = 5V23V
VTHLow から High へのスイッチング スレッショルド(4)(3)(10)VPUP = 3.3V1.642.75V
VPUP = 5V3.24.3V
VHYスイッチング ヒステリシス(4)(3)(11)VPUP = 3.3V0.441.1V
VPUP = 5V0.91.3V
最大許容プルアップ抵抗は、接続されているデバイスの数と復帰時間によって異なります。規定値は、6 つのデバイスがシステム内で接続されていると仮定し、最小復帰時間です。
抵抗の許容誤差の誤差は 1% 以下です。
VTL、VTH、VHY は内部電源電圧の関数で、VPUP、RPUP、1 線式タイミング、SDQ 1 線式シリアル インターフェイス ピンの容量性負荷の関数です。VPUP が低く、RPUP が大きく、tREC が短く、容量性負荷が大きいと、VTL、V TH、VHY の値が小さくなります。
設計、特性評価、シミュレーションによる規定のみ。実製品の検査は行っていません。
システム要件。
最大容量値は、VPUP が最初に印加されたときの内部寄生容量を表します。寄生電荷ストレージ容量が充電されると、通常のロジック遷移に影響はありません。
SDQ 1 線式シリアル インターフェイスが HIGH (VPUP 時) で、デバイスがアイドル モード (デジタル アクティビティやメモリ アクセスなし) の場合に適用されます。数値は、スタンバイ消費電流を示しています。
ホストが SDQ 1 線式シリアル インターフェイスをロジック 0 レベルに駆動しているときは、常に SDQ の電圧が VILMAX 以下である必要があります。
その電圧を下回ると、SDQ 1 線式シリアル インターフェイスの立ち下がりエッジで、ロジック 0 が検出されます。
その電圧を上回ると、SDQ 1 線式シリアル インターフェイスの立ち上がりエッジで、ロジック 1 が検出されます。
SDQ 1 線式シリアル インターフェイス ピンの立ち上がりエッジ中に VTH を超えた後、SDQ 1 線式シリアル インターフェイスの電圧は、ロジック 0 として検出されるには、少なくとも VHY の分だけ低下する必要があります。