JAJSMU4A november   2022  – march 2023 TMUX6201 , TMUX6202

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
  7. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  熱に関する情報
    4. 7.4  推奨動作条件
    5. 7.5  ソースまたはドレイン連続電流
    6. 7.6  ±15V デュアル電源：電気的特性 
    7. 7.7  ±15V デュアル電源：スイッチング特性 
    8. 7.8  36V シングル電源：電気的特性 
    9. 7.9  36V シングル電源：スイッチング特性 
    10. 7.10 12V シングル電源：電気的特性 
    11. 7.11 12V シングル電源：スイッチング特性 
    12. 7.12 ±5V デュアル電源：電気的特性 
    13. 7.13 ±5V デュアル電源：スイッチング特性 
    14. 7.14 代表的特性
  8. 8 パラメータ測定情報
    1. 8.1  オン抵抗
    2. 8.2  オフ・リーク電流
    3. 8.3  オン・リーク電流
    4. 8.4  tON および tOFF 時間
    5. 8.5  tON (VDD) 時間
    6. 8.6  伝搬遅延
    7. 8.7  電荷注入
    8. 8.8  オフ絶縁
    9. 8.9  帯域幅
    10. 8.10 THD + ノイズ
    11. 8.11 電源電圧変動除去比 (PSRR)
  9. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 双方向動作
      2. 9.3.2 レール・ツー・レール動作
      3. 9.3.3 1.8V ロジック互換入力
      4. 9.3.4 ロジック・ピン内蔵のプルダウン抵抗
      5. 9.3.5 フェイルセーフ・ロジック
      6. 9.3.6 ラッチアップ・フリー
      7. 9.3.7 超低電荷注入
    4. 9.4 デバイスの機能モード
    5. 9.5 真理値表
  10. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 TIA フィードバック・ゲイン・スイッチ
        1. 10.2.1.1 設計要件
        2. 10.2.1.2 詳細な設計手順
        3. 10.2.1.3 アプリケーション曲線
    3. 10.3 電源に関する推奨事項
    4. 10.4 レイアウト
      1. 10.4.1 レイアウトのガイドライン
      2. 10.4.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RQX|8
サーマルパッド・メカニカル・データ
発注情報

10.4.1 レイアウトのガイドライン

PCB パターンが 90° の角度でコーナーを曲がると、反射が発生する可能性があります。反射は主に、パターンの幅の変化が原因で発生します。曲がりの頂点では、パターン幅が幅の 1.414 倍に増加します。これにより、伝送ラインの特性のアップセットが向上します。特に、パターンの分散静電容量と自己インダクタンスが増加し、反射が発生します。すべての PCB トレースが直線的であるとは限らないため、一部のパターンはコーナーを曲がる必要があります。図 10-3 に、コーナーを丸める斬新で優れた方法を示します。最後の例 (BEST) のみが一定のパターン幅を維持し、反射を最小限に抑えます。

GUID-B4C8DA4B-FED9-4EB6-B5C4-6A7D8253C032-low.gif図 10-3 パターン例

高速信号は、ビア数とコーナー数を最小にして配線し、信号の反射とインピーダンスの変化を低減します。ビアを使用する必要がある場合は、周囲の空間距離を大きく確保することで、そこでの静電容量を最小化します。各ビアは、信号の伝送ラインにおいて連続性を損ない、また、ボードの他の層からの干渉を拾う可能性を高くしています。高周波信号向けのテスト・ポイントを設計する際、スルーホール・ピンの使用は推奨されません。

図 10-4 に、TMUX620x 向けの PCB レイアウト例を示します。主に考慮すべき事項は以下の通りです。

  • 確実な動作を保証するため、VDD/VSS と GND の間に 0.1μF～10μF の範囲のデカップリング・コンデンサを接続します。0.1μF と1μF のコンデンサを推奨します。この場合、最小値のコンデンサをピンのできるだけ近くに配置します。電源電圧に対してコンデンサの電圧定格が十分であることを確認します。
  • 入力への配線は可能な限り短くします。
  • 平面状のグランド・プレーンを使用し、電磁干渉 (EMI) ノイズのピックアップを低減します。
  • デジタル・パターンと並行して敏感なアナログ・パターンを配線しないでください。デジタル・パターンとアナログ・パターンの交差は可能な限り避け、必要な場合には、必ず直交させてください。
  • 並列に複数のビアを使用すると、インダクタンス全体が低減でき、さらにグランド・プレーンへの接続も改善されます。