JAJSLK1C October 2022 – October 2024 TMUX7201 , TMUX7202
PRODUCTION DATA
ラッチアップとは、電源ピンとグランドの間に低インピーダンスのパスが作成される条件のことです。この条件はトリガ (電流注入または過電圧) によって発生しますが、アクティブ化されると、トリガが存在しなくなっても低インピーダンスのパスが維持されます。この低インピーダンスのパスは、過剰な電流レベルが原因で、システムのアップセットや致命的な損傷を引き起こす可能性があります。ラッチアップ状態では通常、低インピーダンスのパスを除去するためにパワー サイクルが必要です。
TMUX720x ファミリのデバイスは、シリコン オン インシュレータ (SOI) ベースのプロセスで構築されており、寄生構造が形成されないよう、各 CMOS スイッチの PMOS と NMOS トランジスタの間に酸化膜を追加します。酸化膜は絶縁トレンチとも呼ばれ、過電圧または電流注入によるラッチアップ イベントのトリガを防止します。このラッチアップ フリーという特長により、TMUX720x スイッチおよびマルチプレクサ ファミリは過酷な環境でも使用できます。