JAJSWY1 July   2025 TPD4S201

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格 - JEDEC 仕様
    3. 5.3 ESD 定格 - IEC 仕様
    4. 5.4 推奨動作条件
    5. 5.5 熱に関する情報
    6. 5.6 電気的特性
    7. 5.7 タイミング要件
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 4 チャネルの VBUS への短絡過電圧保護 (CC1、CC2、SBU1、SBU2 ピンまたは CC1、CC2、DP、DM ピン)：28-VDC 許容
      2. 6.3.2 CC1、CC2 過電圧保護 FET：VCONN 電力を供給する 600mA 対応
      3. 6.3.3 CC デッドバッテリ抵抗を内蔵し、モバイルデバイスのデッドバッテリ状況に対応
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 VBIAS コンデンサの選択
        2. 7.2.2.2 デッドバッテリ動作
        3. 7.2.2.3 CC ライン容量
        4. 7.2.2.4 CC および SBU ラインの追加 ESD 保護機能
        5. 7.2.2.5 FLT ピンの動作
        6. 7.2.2.6 未使用ピンの接続方法
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5.7 タイミング要件

最小値 公称値 最大値 単位
電源オンおよび電源オフのタイミング
tON_FET VPWR UVLO の立ち上がりクロスから CC および SBU OVP FET がオンになるまでの時間。 1.3 3.5 ms
tON_FET_DB VPWR UVLO の立ち上がりクロスから CC および SBU OVP FET がオンになり、デッドバッテリ抵抗がオフになるまでの時間。 5.7 9.5 ms
dVPWR_OFF/dt 電源オフ時に CC および FET をオフにする最小スルー レート。 -0.5 V/μs
過電圧保護
tOVP_RESPONSE_CC CCx ピンでの OVP 応答時間。OVP がアサートされてから OVP FET がオフになるまでの時間。 70 ns
tOVP_RESPONSE_SBU SBUx ピンでの OVP 応答時間。OVP がアサートされてから OVP FET がオフになるまでの時間。 80 ns
tOVP_RECOVERY_CC CCx ピンでの OVP 復帰時間。OVP が発生した後、CC FET が再びオンになるまでの最小時間。CC FET を取り外して再びオンにします。 0.9 2.3 ms
tOVP_RECOVERY_CC_DB CCx ピンでの OVP 復帰時間。OVP が発生した後、CC FET が再びオンになり、デッドバッテリ抵抗がオフになるまでの最小時間。CC FET を取り外して再びオンにします。 5 ms
tOVP_RECOVERY_SBU SBUx ピンでの OVP 復帰時間。OVP が発生した後、SBU FET が再びオンになるまでの最小時間。SBU FET を取り外して再びオンにします。 0.62 ms
tOVP_FLT_ASSERTION OVP がアサートされてから/FLT ピンがアサートされるまでの時間。FLT のアサートは最大値の 10%です。C_CCx または C_SBUx を最大 OVP スレッショルドを超えるように設定します。標準 OVP スレッショルド値を超える時間を開始します。 20 μs
tOVP_FLT_DEASSERTION OVP 後の CC FET ターンオンか FLT ピンのデアサートまでの時間。 5 ms