JAJS426Q September   2002  – June 2025 TPS796

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アクティブ放電 (新しいチップ)
      2. 6.3.2 シャットダウン
      3. 6.3.3 スタートアップ
      4. 6.3.4 低電圧誤動作防止 (UVLO)
      5. 6.3.5 レギュレータ保護
        1. 6.3.5.1 電流制限
        2. 6.3.5.2 サーマル シャットダウン
    4. 6.4 デバイスの機能モード
      1. 6.4.1 通常動作
      2. 6.4.2 ドロップアウト動作
      3. 6.4.3 ディセーブル
  8. アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 推奨されるコンデンサの種類
      2. 7.1.2 入出力コンデンサの要件
      3. 7.1.3 フィードフォワード コンデンサ (CFF)
      4. 7.1.4 可変構成
      5. 7.1.5 負荷過渡応答
      6. 7.1.6 ドロップアウト電圧
        1. 7.1.6.1 ドロップアウトの終了
      7. 7.1.7 ノイズ リダクション ピン (従来のチップ)
      8. 7.1.8 消費電力 (PD)
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
      3. 7.2.3 アプリケーション曲線
      4. 7.2.4 設計のベスト プラクティス
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
        1. 7.4.1.1 PSRR およびノイズ性能向上のための推奨基板レイアウト
        2. 7.4.1.2 レギュレータの取り付け
        3. 7.4.1.3 推定接合部温度
      2. 7.4.2 レイアウト例
  9. デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 評価基板
        2. 8.1.1.2 SPICE モデル
      2. 8.1.2 デバイスの命名規則
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

熱に関する情報

熱評価基準(1) TPS796  単位
DRB (VSON) DCQ (SOT223-6)  KTT (TO-263)
8 PINS (2) 6 PINS (2) 6 PINS (3) 5 PINS (2)
RθJA 接合部から周囲への熱抵抗 47.8 70.4 71.1 25 ℃/W
RθJC(top) 接合部からケース (上面) への熱抵抗 83 70 41.6 35 ℃/W
RθJB 接合部から基板への熱抵抗 該当なし 該当なし 8.8 該当なし ℃/W
ψJT 接合部から上面への特性パラメータ 2.1 6.8 3.5 1.5 ℃/W
ψJB 接合部から基板への特性パラメータ 17.8 30.1 8.5 8.52 ℃/W
RθJC(bot) 接合部からケース (底面) への熱抵抗 12.1 6.3 6 0.4 ℃/W
従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。
従来型チップ。
新しいチップ。