JAJSXC3 October   2025 TRF1305A2

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性 - D2D 構成での AC 仕様
    6. 6.6 電気的特性 - S2D 構成での AC 仕様
    7. 6.7 電気的特性 - DC およびタイミング仕様
    8. 6.8 代表的特性：D2D 構成
    9. 6.9 代表的特性：S2D 構成
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 完全差動 RF アンプ
      2. 7.3.2 出力同相モード制御
      3. 7.3.3 内部抵抗構成
    4. 7.4 デバイスの機能モード
      1. 7.4.1 MODE ピン
        1. 7.4.1.1 入力同相拡張
      2. 7.4.2 パワーダウン モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 入出力インターフェイスに関する検討事項
        1. 8.1.1.1 シングル エンド入力
        2. 8.1.1.2 差動入力
        3. 8.1.1.3 DC 結合に関する検討事項
      2. 8.1.2 差動入力構成での外付け抵抗によるゲイン調整
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 ゼロ IF レシーバの ADC ドライバとしての TRF1305A2
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 電源電圧
      2. 8.3.2 単電源動作
      3. 8.3.3 単一電源動作
      4. 8.3.4 電源のデカップリング
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 熱に関する注意事項
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RYP|16
サーマルパッド・メカニカル・データ
発注情報

8.1.1.2 差動入力

図 8-5に、3 つの抵抗で構成される簡単なネットワークを使用して、100Ω の差動ソースに差動入力をマッチングする方法を示します。1kΩ シャント抵抗 RIN_SH は DC から低周波数までは影響を与えませんが、TRF1305x2 の完全な広帯域性能を実現するには、この抵抗が必要です。図 8-6に、AC 結合差動入力設計の構成を示します。100Ω の入力を想定した TRF1305x2 のすべてのゲインバージョンで、100Ω の差動ソースとマッチングする抵抗値は、図 8-6と図 8-5で動作します。

高周波（RF）マッチングを実現するには、高周波（RF）抵抗（0201 を推奨）を使用してください。

TRF1305A2 DC 結合差動入力、100Ω の差動信号源にマッチング図 8-5 DC 結合差動入力、100Ω の差動信号源にマッチング
TRF1305A2 AC 結合差動入力、100Ω の差動信号源にマッチング図 8-6 AC 結合差動入力、100Ω の差動信号源にマッチング