JAJSOK5 データシート

JAJSOK5R March 2011 – August 2026 TUSB7320 , TUSB7340

PRODUCTION DATA

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）

RKM|100
- MPQF258B

サーマルパッド・メカニカル・データ

RKM|100
- QFND273C

発注情報

8.1.64 USB 制御レジスタ

このレジスタは、TUSB73X0 の USB 設定を制御するために使用される読み取り / 書き込みレジスタです。このレジスタは、PCI Express リセット (PERST#)、GRST#、または内部で生成されたパワーオンリセットによってリセットされます。

PCI レジスタオフセット：E0h

レジスタタイプ：読み出し / 書き込み

デフォルト値：0000 0000h

表 8-99 PCI レジスタ E0h

ビット番号	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
リセット状態	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット番号	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
リセット状態	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

表 8-100 USB 制御レジスタの説明

ビット	フィールド名	アクセス	説明
31	USB_SPREAD_DIS⁽¹⁾	rw	USB 拡散をディスエーブル。このビットが 1 に設定されると、USB 3.0 クロックのスペクトラム拡散生成は無効化されます。
30	FREQ_SEL_EN⁽²⁾	rw	周波数選択をイネーブル。このビットが 1 に設定されると、発振器が再起動します。このビットは、電源投入後に 1 回だけ書き込むことができます。
29:24	PLL_FREQ_SEL⁽²⁾	r	PLL 周波数の選択。FREQSEL ピンが 1 の場合、このフィールドの値によって PLL への周波数選択入力が制御されます。また、発振器への周波数セレクタ入力は、選択した周波数に応じて適切に設定されます。FREQSEL ピンが 0 の場合、このフィールドは無効になります。FREQ_SEL_EN ビットがセットされると、このフィールドはロックされ、変更できません。
23	HIDE_MSIX⁽¹⁾	rw	MSI-X を非表示にします。このビットが設定されると、PCI Express 機能の次の項目ポインタレジスタ (オフセット 71h) は 00h に設定され、BAR2 (オフセット 18h) および BAR3 (オフセット 1Ch) はゼロのみになります。
22	PWRON_POLARITY⁽²⁾	rw	PWRONx 極性。このビットが 0 (デフォルト) の場合、PWRONx# ピンはアクティブ Low になり、内部プルダウン抵抗がイネーブルになります。このビットが 1 の場合、PWRONx# ピンはアクティブ High になり、内部プルダウン抵抗がディセーブルになります。
21:17	RSVD	r	予約済み。読み取り時に 0 を返します。
16	PPC_NOT_PRESENT⁽¹⁾	rw	ポート電源制御がありません。このビットが 0 の場合、TUSB73X0 はホストコントローラの機能パラメータで PPC ビットを強制的に 1 に設定し、システムがポートパワースイッチをサポートしていることを示します。このビットが 1 に設定されると、TUSB73X0 はホストコントローラの機能パラメータで PPC ビットを強制的に 0 にし、システムがポートパワースイッチをサポートしていないことを示します。
15:12	RSVD⁽¹⁾	rw	予約済み。読み取り時に 0 を返します。
11	PORT4_DIS⁽¹⁾	rw	USB ポート 4 をディスエーブル。このビットを 1 に設定すると、TUSB73X0 のポート 4 はディセーブルになります。TUSB7320 の場合ポート 4 は存在せず、このビットは無効です。
10	PORT3_DIS⁽¹⁾	rw	USB ポート 3 をディスエーブル。このビットを 1 に設定すると、TUSB73X0 のポート 3 はディセーブルになります。TUSB7320 の場合ポート 3 は存在せず、このビットは無効です。
9	PORT2_DIS⁽¹⁾	rw	USB ポート 2 をディスエーブル。このビットを 1 に設定すると、TUSB73X0 のポート 2 はディセーブルになります。
8	PORT1_DIS⁽¹⁾	rw	USB ポート 1 をディスエーブル。このビットを 1 に設定すると、TUSB73X0 のポート 1 はディセーブルになります。
7	USB3_PORT4_NON_REM⁽¹⁾	rw	USB 3.0 ポート 4 取り外し不可。このビットを 1 に設定すると、TUSB73X0 は USB 3.0 ポート 4 に対応するポートステータスおよび制御レジスタの DR ビットを強制的に 1 に設定します。TUSB7320 の場合ポート 4 は存在せず、このビットは無効です。
6	USB3_PORT3_NON_REM⁽¹⁾	rw	USB 3.0 ポート 3 取り外し不可。このビットを 1 に設定すると、TUSB73X0 は USB 3.0 ポート 3 に対応するポートステータスおよび制御レジスタの DR ビットを強制的に 1 に設定します。TUSB7320 の場合ポート 3 は存在せず、このビットは無効です。
5	USB3_PORT2_NON_REM⁽¹⁾	rw	USB 3.0 ポート 2 取り外し不可。このビットを 1 に設定すると、TUSB73X0 は USB 3.0 ポート 2 に対応するポートステータスおよび制御レジスタの DR ビットを強制的に 1 に設定します。
4	USB3_PORT1_NON_REM⁽¹⁾	rw	USB 3.0 ポート 1 取り外し不可。このビットを 1 に設定すると、TUSB73X0 は USB 3.0 ポート 1 に対応するポートステータスおよび制御レジスタの DR ビットを強制的に 1 に設定します。
3	USB2_PORT4_NON_REM⁽¹⁾	rw	USB 2.0 ポート 4 取り外し不可。このビットを 1 に設定すると、TUSB73X0 は USB 2.0 ポート 4 に対応するポートステータスおよび制御レジスタの DR ビットを強制的に 1 に設定します。TUSB7320 の場合ポート 4 は存在せず、このビットは無効です。
2	USB2_PORT3_NON_REM⁽¹⁾	rw	USB 2.0 ポート 3 取り外し不可。このビットを 1 に設定すると、TUSB73X0 は USB 2.0 ポート 3 に対応するポートステータスおよび制御レジスタの DR ビットを強制的に 1 に設定します。TUSB7320 の場合ポート 3 は存在せず、このビットは無効です。
1	USB2_PORT2_NON_REM⁽¹⁾	rw	USB 2.0 ポート 2 取り外し不可。このビットを 1 に設定すると、TUSB73X0 は USB 2.0 ポート 2 に対応するポートステータスおよび制御レジスタの DR ビットを強制的に 1 に設定します。
0	USB2_PORT1_NON_REM⁽¹⁾	rw	USB 2.0 ポート 1 取り外し不可。このビットを 1 に設定すると、TUSB73X0 は USB 2.0 ポート 1 に対応するポートステータスおよび制御レジスタの DR ビットを強制的に 1 に設定します。

(1) このビットは、PCI Express リセット (PERST)、GRST、または内部で生成されたパワーオンリセットによってリセットされます。

(2) このビットはスティッキービットであり、グローバルリセット (GRST) または内部で生成されたパワーオンリセットによってリセットされます。