JAJSJ34G April   1997  – July 2022 UC1842 , UC1843 , UC1844 , UC1845 , UC2842 , UC2843 , UC2844 , UC2845 , UC3842 , UC3843 , UC3844 , UC3845

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. デバイス比較表
  6. ピン構成および機能
  7. 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 標準的特性
  8. 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  ピンの詳細説明
        1. 8.3.1.1 COMP
        2. 8.3.1.2 VFB
        3. 8.3.1.3 ISENSE
        4. 8.3.1.4 RT/CT
        5. 8.3.1.5 GROUND
        6. 8.3.1.6 OUTPUT
        7. 8.3.1.7 VCC
        8. 8.3.1.8 VREF
      2. 8.3.2  パルス単位の電流制限
      3. 8.3.3  電流検出
      4. 8.3.4  出力抵抗の低いエラー・アンプ
      5. 8.3.5  低電圧誤動作防止
      6. 8.3.6  発振器
      7. 8.3.7  同期
      8. 8.3.8  シャットダウン技法
      9. 8.3.9  勾配補償
      10. 8.3.10 ソフト・スタート
      11. 8.3.11 電圧モード
    4. 8.4 デバイスの機能モード
      1. 8.4.1 通常動作
      2. 8.4.2 UVLO モード
  9. アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 開ループのテスト装置
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1  入力バルク容量と最小バルク電圧
        2. 9.2.2.2  トランスの巻線比と最大デューティ・サイクル
        3. 9.2.2.3  トランスのインダクタンスとピーク電流
        4. 9.2.2.4  出力コンデンサ
        5. 9.2.2.5  電流検出ネットワーク
        6. 9.2.2.6  ゲート駆動抵抗
        7. 9.2.2.7  VREF コンデンサ
        8. 9.2.2.8  RT/CT
        9. 9.2.2.9  スタートアップ回路
        10. 9.2.2.10 電圧帰還補償
          1. 9.2.2.10.1 電力段の極とゼロ
          2. 9.2.2.10.2 勾配補償
          3. 9.2.2.10.3 開ループ・ゲイン
          4. 9.2.2.10.4 補償ループ
      3. 9.2.3 アプリケーション曲線
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
      1. 11.1.1 フィードバック配線
      2. 11.1.2 バイパス・コンデンサ
      3. 11.1.3 補償部品
      4. 11.1.4 トレースとグランド・プレーン
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 Receiving Notification of Documentation Updates
    2. 12.2 サポート・リソース
    3. 12.3 商標
    4. 12.4 Electrostatic Discharge Caution
    5. 12.5 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報
電力段の極とゼロ

固定周波数フライバックを補償するための最初のステップは、コンバータが連続導通モード (CCM) と不連続導通モード (DCM) のどちらかを確認することです。1 次側インダクタンス LP が、DCM/CCM 境界モード動作のインダクタンスであるクリティカル・インダクタンス LPcrit より大きい場合、コンバータは CCM で動作します。

Equation23. GUID-A6517660-5D64-483F-83FC-FEAA46D83BB5-low.gif
Equation24. GUID-31AD9A6F-0CFB-4403-AC52-AA82B9A94F88-low.gif

入力電圧範囲全体にわたって、選択したインダクタの値はクリティカル・インダクタよりも大きくなります。したがって、コンバータは CCM で動作し、補償ループは CCM フライバックの式に基づいて設計する必要があります。

電流から電圧への変換は、グランド基準の電流検出抵抗 RCS と 2R/R の内部分圧抵抗を使用して外部で行われ、内部の電流検出ゲイン ACS = 3 が設定されます。これらの内部抵抗の正確な値は重要ではないことに注意してください。ただし、IC は分圧抵抗比を厳密に制御できるため、実際の抵抗値の変動に関係なく、互いに相対的な値が維持されます。

Equation25 に示すピーク電流モード制御 CCM フライバック・コンバータの固定周波数電圧制御ループの DC 開ループ・ゲイン GO は、最初に出力負荷 ROUT、1 次側と 2 次側の巻線比 NPS、最大デューティ・サイクル D を使用して、Equation25 で近似されます。

Equation25. GUID-365AE697-9834-4C9F-B12C-EA444B8523C4-low.gif

Equation25 で、D はEquation26、τLEquation27、M はEquation28 で計算されます。

Equation26. GUID-6E44920C-0D2D-4137-89B9-FC6741D2FD1F-low.gif
Equation27. GUID-33BD77D3-A685-4D17-A3EC-DC868766AF4F-low.gif
Equation28. GUID-9969EDF9-DA90-4C1C-946F-C9162B71683B-low.gif

この設計では、出力電圧 VOUT が 12V で 48W のコンバータは、出力負荷 ROUT に対応し、全負荷時に 3Ω と等しくなります。計算結果から、最大デューティ・サイクルは 0.627、電流検出抵抗 RCS は 0.75Ω、1 次側と 2 次側の巻線比 NPS は 10、開ループ・ゲインは 3.082、すなわち 9.776dB です。

CCM フライバックには注目対象として 2 つのゼロがあります。ESR と出力容量は、左半面のゼロである ωESRz を電力段に供給し、このゼロの周波数 fESRzEquation30 で計算されます。

Equation29. GUID-B6E3115E-17D9-4FAB-8E6E-53EC3C38C08A-low.gif
Equation30. GUID-D9998078-9DE4-471C-8B58-1CC4F4DB328E-low.gif

出力容量が 2200μF で、合計 ESR が 43mΩ なら、fESRz のゼロは 1.682kHz にあります。

CCM フライバック・コンバータは、伝達関数の右半面 RHP にゼロが存在します。RHP のゼロは、周波数の増加による立ち上がりゲイン振幅が左半面のゼロと同じ 20dB/decade ですが、リードの代わりに 90°の位相ラグが追加されます。この位相ラグは、ループ全体の帯域幅を制限する傾向があります。RHP ゼロ ωRHPz の周波数位置 fRHPz、は、出力負荷、デューティ・サイクル、1 次側インダクタンス LP、1 次側と 2 次側の巻線比 NPS の関数です。

Equation31. GUID-916DB26E-91BC-4812-9E2F-42AA978662FE-low.gif
Equation32. GUID-C0BA1070-65E5-4C1B-895E-AC79394BDA10-low.gif

入力電圧が高く、負荷が軽くなるほど、右半面のゼロ周波数は増加します。設計では一般に、右半面のゼロ周波数が最も小さくなるワーストケースを考慮し、入力が最小で負荷が最大の状況でも、コンバータが補償を行える必要があります。75V DC 入力で 1 次インダクタンスが 1.5mH の場合、RHP のゼロ周波数 fRHPz は最大デューティ・サイクル、全負荷時で 7.07kHz になります。

電力段には、1 つの支配的な極である ωP1 が、低い周波数 fP1 の対象領域に存在します。この周波数は、デューティ・サイクル D、出力負荷、出力容量に関係しており、Equation34 のように計算されます。また、コンバータのスイッチング周波数の半分に 2 極 fP2 が存在します。この周波数はEquation36 で計算されます。この例では、極 fP1 は 40.37Hz、fP2 は 55kHz です。

Equation33. GUID-BB3D98A3-B7CF-427A-81E7-38887BB29F0A-low.gif
Equation34. GUID-3B3BEEB3-7675-4EE8-B2F8-F92090AD4AC4-low.gif
Equation35. GUID-5155192B-7AB1-4C9B-BFE5-9F42B1B8360F-low.gif
Equation36. GUID-2E2B9D99-F255-40FF-A9C6-C29965821615-low.gif