JAJSE88E November   2017  – May 2019 UCC21220 , UCC21220A

PRODUCTION DATA.  

  1. 特長
  2. アプリケーション
  3. 概要
    1.     Device Images
      1.      代表的なアプリケーション
  4. 改訂履歴
  5. 概要(続き)
  6. Device Comparison Table
  7. Pin Configuration and Functions
    1.     Pin Functions
  8. Specifications
    1. 8.1  Absolute Maximum Ratings
    2. 8.2  ESD Ratings
    3. 8.3  Recommended Operating Conditions
    4. 8.4  Thermal Information
    5. 8.5  Power Ratings
    6. 8.6  Insulation Specifications
    7. 8.7  Safety-Related Certifications
    8. 8.8  Safety-Limiting Values
    9. 8.9  Electrical Characteristics
    10. 8.10 Switching Characteristics
    11. 8.11 Thermal Derating Curves
    12. 8.12 Typical Characteristics
  9. Parameter Measurement Information
    1. 9.1 Minimum Pulses
    2. 9.2 Propagation Delay and Pulse Width Distortion
    3. 9.3 Rising and Falling Time
    4. 9.4 Input and Disable Response Time
    5. 9.5 Power-up UVLO Delay to OUTPUT
    6. 9.6 CMTI Testing
  10. 10Detailed Description
    1. 10.1 Overview
    2. 10.2 Functional Block Diagram
    3. 10.3 Feature Description
      1. 10.3.1 VDD, VCCI, and Under Voltage Lock Out (UVLO)
      2. 10.3.2 Input and Output Logic Table
      3. 10.3.3 Input Stage
      4. 10.3.4 Output Stage
      5. 10.3.5 Diode Structure in UCC21220 and UCC21220A
    4. 10.4 Device Functional Modes
      1. 10.4.1 Disable Pin
  11. 11Application and Implementation
    1. 11.1 Application Information
    2. 11.2 Typical Application
      1. 11.2.1 Design Requirements
      2. 11.2.2 Detailed Design Procedure
        1. 11.2.2.1 Designing INA/INB Input Filter
        2. 11.2.2.2 Select External Bootstrap Diode and its Series Resistor
        3. 11.2.2.3 Gate Driver Output Resistor
        4. 11.2.2.4 Estimating Gate Driver Power Loss
        5. 11.2.2.5 Estimating Junction Temperature
        6. 11.2.2.6 Selecting VCCI, VDDA/B Capacitor
          1. 11.2.2.6.1 Selecting a VCCI Capacitor
          2. 11.2.2.6.2 Selecting a VDDA (Bootstrap) Capacitor
          3. 11.2.2.6.3 Select a VDDB Capacitor
        7. 11.2.2.7 Application Circuits with Output Stage Negative Bias
      3. 11.2.3 Application Curves
  12. 12Power Supply Recommendations
  13. 13Layout
    1. 13.1 Layout Guidelines
      1. 13.1.1 Component Placement Considerations
      2. 13.1.2 Grounding Considerations
      3. 13.1.3 High-Voltage Considerations
      4. 13.1.4 Thermal Considerations
    2. 13.2 Layout Example
  14. 14デバイスおよびドキュメントのサポート
    1. 14.1 ドキュメントのサポート
      1. 14.1.1 関連資料
    2. 14.2 関連リンク
    3. 14.3 ドキュメントの更新通知を受け取る方法
    4. 14.4 コミュニティ・リソース
    5. 14.5 商標
    6. 14.6 静電気放電に関する注意事項
    7. 14.7 Glossary
  15. 15メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

特長

  • 基本および機能絶縁をサポート
  • 100V/ns を超える CMTI
  • ピーク・ソース 4A、ピーク・シンク 6A の出力
  • スイッチング・パラメータ
    • 最大伝搬遅延:40ns
    • 最大遅延ばらつき:5ns
    • 最大パルス幅歪み:5.5ns
    • 最大 VDD 電源オン遅延:35µs
  • 最高 18V の VDD 出力駆動電源
    • 5V および 8V VDD UVLO オプション
  • 動作温度範囲 (TA):-40℃~125℃
  • ナローボディ SOIC-16 (D) パッケージ
  • 5ns 未満の入力パルスを除去
  • TTL および CMOS 互換の入力
  • 安全関連の認定
    • DIN V VDE V 0884-11:2017-01 および DIN EN 61010-1 に従い 4242VPK の絶縁 (予定)
    • UL 1577 に準拠した絶縁耐圧:3000VRMS (1 分間)
    • GB4943.1-2011 準拠の CQC 認定 (予定)