JAJSGD9E October   2018  – August 2020 UCC23513

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
    1.     ピン機能
  6. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電力定格
    6. 6.6  の絶縁仕様
    7. 6.7  安全関連認証
    8. 6.8  安全限界値
    9. 6.9  電気的特性
    10. 6.10 スイッチング特性
    11. 6.11 絶縁特性曲線
    12. 6.12 代表的な特性
  7. 7 パラメータ測定情報
    1. 7.1 伝搬遅延、立ち上がり時間と立ち下がり時間
    2. 7.2 IOH と IOL のテスト
    3. 7.3 CMTI テスト
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 電源
      2. 8.3.2 入力段
      3. 8.3.3 出力段
      4. 8.3.4 保護機能
        1. 8.3.4.1 低電圧誤動作防止 (UVLO)
        2. 8.3.4.2 アクティブ・プルダウン
        3. 8.3.4.3 短絡クランプ
    4. 8.4 デバイスの機能モード
      1. 8.4.1 ESD 構造
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 入力抵抗の選択
        2. 9.2.2.2 ゲート・ドライバの出力抵抗
        3. 9.2.2.3 ゲート・ドライバの電力損失の推定
        4. 9.2.2.4 接合部温度の推定
        5. 9.2.2.5 VCC コンデンサの選択
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
    3. 11.3 PCB 材料
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DWY|6
サーマルパッド・メカニカル・データ
発注情報

8.3.4.1 低電圧誤動作防止 (UVLO)

UVLO 機能は VCC および VEE ピンに実装されており、IGBT および MOSFET での駆動不足状態を防止します。デバイス起動時に VCC が UVLOR を下回っている場合や、起動後に UVLOF を下回った場合、電圧源の UVLO 機能は、入力順方向電流にかかわりなく、影響を受ける出力を Low に保持します (表 8-2 を参照)。VCC UVLO 保護機能はヒステリシス機能 (UVLOhys) を備えています。このヒステリシスは、電源がグランド・ノイズを生成したときのチャタリングを防止します。これにより、デバイスがスイッチングを開始し、動作電流消費が急激に増加したときに発生するバイアス電圧の小さな降下を許容できます。

VCC が UVLOF を下回ると、電源電圧が UVLOR を再度上回ったときに遅延時間 tUVLO_rec が出力で発生します。

GUID-071233AE-F399-461D-9AF1-E27F5E2739A6-low.gif図 8-5 UVLO 機能