JAJSGD9E October   2018  – August 2020 UCC23513

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. ピン構成および機能
    1.     ピン機能
  6. 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電力定格
    6. 6.6  の絶縁仕様
    7. 6.7  安全関連認証
    8. 6.8  安全限界値
    9. 6.9  電気的特性
    10. 6.10 スイッチング特性
    11. 6.11 絶縁特性曲線
    12. 6.12 代表的な特性
  7. パラメータ測定情報
    1. 7.1 伝搬遅延、立ち上がり時間と立ち下がり時間
    2. 7.2 IOH と IOL のテスト
    3. 7.3 CMTI テスト
  8. 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 電源
      2. 8.3.2 入力段
      3. 8.3.3 出力段
      4. 8.3.4 保護機能
        1. 8.3.4.1 低電圧誤動作防止 (UVLO)
        2. 8.3.4.2 アクティブ・プルダウン
        3. 8.3.4.3 短絡クランプ
    4. 8.4 デバイスの機能モード
      1. 8.4.1 ESD 構造
  9. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 入力抵抗の選択
        2. 9.2.2.2 ゲート・ドライバの出力抵抗
        3. 9.2.2.3 ゲート・ドライバの電力損失の推定
        4. 9.2.2.4 接合部温度の推定
        5. 9.2.2.5 VCC コンデンサの選択
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
    2. 11.2 レイアウト例
    3. 11.3 PCB 材料
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • DWY|6
サーマルパッド・メカニカル・データ
発注情報

ゲート・ドライバの電力損失の推定

ゲート・ドライバ・サブシステムの総損失 PG には、UCC23513 デバイスの電力損失 (PGD) と、外部ゲート駆動抵抗などのペリフェラル回路の電力損失が含まれます。

PGD 値は、UCC23513 デバイスの熱的安定性に関連する制限値を決定する主要な電力損失で、複数の要素からの損失を計算することにより推定できます。

第 1 の要素は静的電力損失 PGDQ で、無負荷時に特定のスイッチング周波数で動作しているときに、入力段で消費される電力 (PGDQ_IN) と出力段で消費される静止電力 (PGDQ_OUT) が含まれます。PGDQ_IN は IF および VF によって決定され、式 5 で計算されます。PGDQ_OUT パラメータは、所定の VCC、スイッチング周波数、周囲温度において、VOUT ピンに負荷が接続されていない状態でベンチ測定されます。この例では、VCC は 15V です。PWM スイッチングが 10kHz の場合の電源の電流は、ICC = 1.33mA と測定されます。PGDQ_OUT式 6 を使用して計算されます。

式 5. GUID-642A915C-D206-4A82-B4C1-076B2EB7D690-low.gif
式 6. GUID-D1B69DA3-93C0-48EE-B535-B4FAD6937F74-low.gif

ゲート・ドライバで消費される総静止電力 (負荷容量なし) は、式 5式 6 を加えたもの (式 7) になります。

式 7. GUID-BDE4A6DB-A293-48D7-BB27-19CA280F5739-low.gif

第 2 の要素はスイッチング動作損失 PGDSW であり、所定の負荷容量によりドライバは各スイッチング・サイクル中に負荷を充放電します。負荷スイッチングからの総ダイナミック損失 PGSW を計算するには、式 8 を使用します。

式 8. GUID-FDA5D234-4E99-4245-8649-386B740C3FD7-low.gif

ここで

  • QG:VCC におけるパワー・トランジスタのゲート電荷

この例のアプリケーションでは、式 9 に示すように、負荷スイッチングによる総ダイナミック損失は約 18mW です。

式 9. GUID-A5A7337E-54AB-4EC6-AE0B-BB7C5A4D2E02-low.gif

QG は、50A で 520V をスイッチングするパワー・トランジスタの総ゲート電荷量を表します。テスト条件が変わると、この値も変わる可能性があります。UCC23513 の出力段のゲート・ドライバ損失 (PGDO) は PGSW の一部です。外部ゲート・ドライバの抵抗とパワー・トランジスタの内部抵抗が 0Ω で、ゲート・ドライバの損失がすべて UCC23513 の内部で消費される場合、PGDO は PGSW と等しくなります。外部ターンオンおよびターンオフ抵抗が存在する場合、総損失はゲート・ドライバのプルアップ / プルダウン抵抗、外部ゲート抵抗、パワー・トランジスタの内部抵抗に分散されます。ソース / シンク電流が 4.5A/5.3A に飽和してない場合、プルアップ / ダウン抵抗は線形かつ固定ですが、ソース / シンク電流が飽和している場合、プルアップ / ダウン抵抗は非線形であることに注意します。そのため、これらの 2 つの条件によって PGDO は異なります。

ケース 1 - 線形のプルアップ / ダウン抵抗:

式 10. GUID-C092CADD-2DC4-4030-9306-28AEF77333F9-low.gif

この設計例では、予測されるソースおよびシンク電流はすべて 4.5A および 5.3A 未満であるため、式 10 を使用して UCC23513 のゲート・ドライバ損失を推定します。

式 11. GUID-4C1E0DCD-E98D-46DF-808E-D50748631472-low.gif


ケース 2 - 非線形のプルアップ / ダウン抵抗:

式 12. GUID-D811AE83-7E53-4E0B-AC2F-D7624C02F025-low.gif

ここで

  • VOUT(t) は、ターンオンおよびターンオフ中のゲート・ドライバ出力ピンの電圧です。出力がある期間飽和している場合、この値は負荷コンデンサを充電または放電する定電流源 (ターンオン時は 4.5A、ターンオフ時は 5.3A) として簡素化できます。その結果、VOUT(t) 波形は線形となり、TR_Sys と TF_Sys は簡単に予測できます。

一部の条件で、プルアップ回路とプルダウン回路のどちらかのみが飽和し、他方が飽和していない場合、PGDO はケース 1 とケース 2 の組み合わせとなり、上記の説明に基づいて、プルアップとプルダウンに対して式を簡単に特定できます。

UCC23513 ゲート・ドライバ PGD で消費されるゲート・ドライバの総損失は、式 13 を使用して計算します。

式 13. GUID-E475B4EE-2A61-4A4F-B1D6-F451006F5633-low.gif