セクション 3.2 で示したように、式から、スイッチング周波数を高くすることで、フライング コンデンサとブースト インダクタの値を大幅に低減できることがわかります。より高いスイッチング周波数を実現するために、GaN トランジスタを採用することができます。これらのトランジスタは、標準的な Si FET より高速なスイッチング速度を達成するので、スイッチング損失が減少します。スイッチング速度が速くなると di/dt が高くなり、ループ寄生インダクタンスと相まって、デバイスの過電圧が大きくなる可能性があります。過電圧が原因で EMI の問題が発生し、デバイスの破壊も発生します。このトポロジでは、図 3-9に示すように、2 つの整流ループを識別できます。

フライング コンデンサは図 3-10には示されていません。デカップリング セラミック コンデンサのみを示しています。青い矢印は内部ループを表しており、S2、S3、C1 の寄生インダクタンスで構成されています。LMG3522R030 のデータシートに記載されているレイアウトの推奨事項に従って、このレイアウトを最適化できます。赤い円は外部ループを表しており、S1、S4、C3 で構成されています。S2 と S3 の寄生インダクタンスをデカップリングするために、コンデンサ C2 を C1 と並列に配置できます。このようにコンデンサを追加すると、電力性能に影響を及ぼさずにローカル レイアウトを改善でき、FET を分散できます。3 レベル フライング コンデンサ スイッチング セルの推奨レイアウトを図 3-10に示します。

この画像から、コンデンサ C2 を追加すると、スイッチング ループの寄生インダクタンスが減少していることに注意してください。部品を追加する場合、基板の機械的寸法が大きくなるため、ゲート ドライバの信号処理が複雑になります。これにより、FET のスイッチング速度を低下させる必要が生じ、結果として総損失が増加する可能性があります。ゲート ドライバを内蔵した GaN トランジスタを LMG3522R030 として使用すると、この問題を解決できます。ゲート ドライバを内蔵している設計のため、GaN トランジスタを迅速に駆動することができます。