JADA302 August   2026 TDA4AL-Q1 , TDA4VE-Q1 , TDA4VL-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1はじめに
  5. 2詳細説明
    1. 2.1  DDR インライン ECC の概要
      1. 2.1.1 DDR インライン ECC の利点
    2. 2.2  ECC 保護領域の計画
    3. 2.3  ECC 容量に関する考慮事項
    4. 2.4  ECC 構成のガイドライン
      1. 2.4.1 ECC 生成段階
      2. 2.4.2 ECC 保護段階
    5. 2.5  DDR プライミングが必要な理由
    6. 2.6  DRU を使用した DDR プライミング
    7. 2.7  DRU リソースの割り当て
    8. 2.8  SBL の統合
    9. 2.9  推奨される初期化フロー
    10. 2.10 性能評価
    11. 2.11 DDR インライン ECC 導入に関する一般的な問題のトラブルシューティング
      1. 2.11.1 プライミングの前に ECC チェックを有効化
      2. 2.11.2 ECC 領域の構成が正しくない
      3. 2.11.3 読み取り / 変更 / 書き込みの無効化
    12. 2.12 検証とデバッグに関する検討事項
  6. 3まとめ
  7. 4参考資料

2.12 検証とデバッグに関する検討事項

導入後、ECC が適切に動作していることを確認するために、システム レベルの検証をお勧めします。

一般的な検証のアクティビティは次のとおりです。

  • シングル ビット エラー訂正の検証
  • ダブル ビット エラー検出の検証
  • ECC 故障注入テスト
  • ESM イベントの検証

ECC 検証手順の詳細については、『Jacinto™ 7 および Sitara™ プロセッサの DDR インライン ECC エラー注入および検証ガイド』アプリケーション ノートを参照してください。‌‌

ランタイム エラー解析とシンドロームの解釈については、『Jacinto™ 7 および Sitara™ プロセッサでの DDR インライン ECC エラー アドレス デコード』アプリケーション ノートを参照してください。