JADU034F May   2022  – January 2026

 

  1.   1
  2.   説明
  3.   特長
  4.   4
  5. 1序文：はじめにお読みください
    1. 2.1 Sitara マイコン + Academy
    2. 2.2 サポートが必要な場合
    3. 2.3 重要な使用上の注意
  6. 2キットの概要
    1. 3.1 概要
    2. 3.2 キットの内容
    3. 3.3 仕様
      1. 3.3.1 主な特長
      2. 3.3.2 部品の識別
      3. 3.3.3 機能ブロック図
    4. 3.4 製品情報
    5. 3.5 ブースタパック：
    6. 3.6 コンプライアンス
    7. 3.7 セキュリティ
  7. 3ボードのセットアップ
    1. 4.1 電源要件
      1. 4.1.1 USB Type-C コネクタを使用した電源入力
      2. 4.1.2 電源ステータス LED
      3. 4.1.3 電源ツリー
    2. 4.2 プッシュ ボタン
    3. 4.3 ブート モードの選択
  8. 4ハードウェアの説明
    1. 5.1  機能ブロック図
    2. 5.2  GPIO へのマッピング
    3. 5.3  リセット
    4. 5.4  クロック
    5. 5.5  メモリ インターフェイス
      1. 5.5.1 QSPI
      2. 5.5.2 基板 ID EEPROM
    6. 5.6  イーサネット インターフェイス
      1. 5.6.1 イーサネット PHY #1 - CPSW RGMII/ICSSM
      2. 5.6.2 イーサネット PHY #2：CPSW RGMII/ICSSM
      3. 5.6.3 RJ45 コネクタにおけるでの LED 表示
    7. 5.7  I2C
    8. 5.8  産業用アプリケーションの LED
    9. 5.9  SPI
    10. 5.10 UART
    11. 5.11 MCAN
    12. 5.12 FSI
    13. 5.13 JTAG
    14. 5.14 テスト オートメーション ヘッダー
    15. 5.15 LIN
    16. 5.16 MMC
    17. 5.17 ADC および DAC
    18. 5.18 EQEP と SDFM
    19. 5.19 EPWM
    20. 5.20 ブースタパック ヘッダー
    21. 5.21 ピンマルチプレクサ マッピング
  9. 5EVM リビジョン設計の変更
    1. 6.1 Rev A の設計変更
  10. 6ハードウェア設計ファイル
  11. 7参考資料
    1. 8.1 参考資料
    2. 8.2 この設計で使用するその他の TI 部品
  12.   商標
  13. 8改訂履歴

4.6.2 イーサネット PHY #2：CPSW RGMII/ICSSM

注: TRM で提供される PRU 内部ピンマルチプレクサ マッピングは、PRU のオリジナル元のハードウェア定義の一部です。しかし、IP と関連ファームウェア構成により柔軟性が得られるため、これは必ずしも難しい要件にはなりません。AM65x 向けの最初の PRU 実装で、初期の SoC 統合時に MII TX ピンが入れ替わりました。ファームウェアを再利用できるように、この仕様はその後の PRU リビジョンで維持されました。SDK ファームウェアを使用できるようにするには、SYSCONFIG で生成された PRU ピン マッピングを使用してください。

AM263x LaunchPad では 48 ピン イーサネット PHY (DP83869HMRGZT) を使用しており、これは、CPSW RGMII、または、1 つのオンダイ プログラマブル リアルタイム ユニットと産業用通信サブシステム (PRU-ICSS) のいずれかに接続されます。RGMII CPSW ポートと ICSSM は、AM263x SoC で内部的にピン多重化されています。信号の内部マルチプレクシングの詳細については、「ピンマルチプレクサ マッピング」をご覧ください。PHY は、1Gb 動作をアドバタイズするように設定されています。PHY のイーサネット データ信号は、RJ45 コネクタで終端されています。RJ45 コネクタは、複数の磁気素子と複数の LED を内蔵したイーサネット 10/100/1000Mbps コネクティビティに対応し、リンクとアクティビティを表示するためにこの基板ボード上で使用されます。

イーサネット PHY #2
A. AM263x マイコンの MDIO ピンと、接続されている PHY ピンとの間のシグナル インテグリティを向上させるため、赤い点線で囲まれた直列終端抵抗を 0Ω から 33Ω に更新しました。この変更は、LaunchPad の上面の PORz プッシュ ボタンの近くにある「M1」ステッカーで示されています。
図 4-9 イーサネット PHY #2

イーサネット PHY には、個別の電源が 3 つ必要です。VDDIO は、システムが生成する 3.3V 電源です。イーサネット PHY 用の 1.1V と 2.5V の電源専用 LDO があります。

SoC 付近には、送信クロックおよびデータ信号に直列終端抵抗があります。イーサネット PHY の近くには、受信クロック信号とデータ信号に直列終端抵抗が接続されています。

SoC から PHY への MDC 信号と MDIO 信号を正常に動作させるには、3.3V システム電源電圧への 4.7KΩ プルアップ抵抗が必要です。CPSW MDIO/MDC 信号と ICSSM MDIO/MDC 信号のいずれかを選択してイーサネット PHY にルートするアナログ スイッチ (TS5A23159DGSR) があります。

AM263x 内部 Pinmux を使用して、CPSW RGMII 信号または ICSSM 信号のいずれかを選択します。次に、これらの信号は 1:2 マルチプレクサ (TS3DDR3812RUAR) にルートされます。このマルチプレクサは、PRU GPIO 信号が BoosterPack アプリケーションで使用されている場合に、信号のマッピング先としてイーサネット PHY または BP ヘッダのいずれかを選択します。1:2 マルチプレクサを駆動する AM263x SoC GPIO 選択信号があります。

表 4-4 イーサネット PHY #2 CPSW/ICSSM 選択
GPIO64 条件 マルチプレクサの機能
Low イーサネット PHY が選択されている ポート A ↔ ポート B
High BoosterPack ヘッダが選択されている ポート A ↔ ポート C

イーサネット PHY のリセット入力は、WARMRESET AM263x SoC 出力信号によって制御されます。

イーサネット PHY は、デバイスを特定の動作モードに設定するために、多くの機能ピンをストラップ オプションとして使用します。

表 4-5 イーサネット PHY #2 ストラッピング抵抗
機能ピン デフォルト モード LP のモード 機能
RX_D0 0 0 PHY アドレス：1100
RX_D1 0 3
JTAG_TDO/GPIO_1 0 0 RGMII to Copper
RX_D3 0 0
RX_D2 0 0
LED_0 0 0 自動ネゴシエーション、1000/100/10 アドバタイズ、自動 MDI-X
RX_ER 0 0
LED_2 0 0
RX_DV 0 0 ポート ミラーリングが無効
注: 各ストラップ ピンの内部プルダウン抵抗は、約 9KΩ です
注: RX_D0 および RX_D1 は 4 レベル ストラップ抵抗モード方式で使用されます。その他の信号はすべて 2 レベルのストラップ抵抗モードです。