JADU175D October   2023  – August 2026

 

  1.   1
  2.   説明
  3.   設計を開始
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1評価基板の概要
    1. 1.1 概要
    2. 1.2 キットの内容
    3. 1.3 仕様
    4. 1.4 製品情報
  8. 2ハードウェア
    1. 2.1 DLPLCRC964EVM の電源要件
      1. 2.1.1 外部電源要件
    2. 2.2 DLPLCRC964EVM の接続
      1. 2.2.1  J1、J2：HPC FMC コネクタ (プラグ)
      2. 2.2.2  J3：入力電源
      3. 2.2.3  J4：TestMux コネクタ
      4. 2.2.4  J6、J8：I2C アドレス セレクタ
      5. 2.2.5  J7：JTAG バウンダリ スキャン
      6. 2.2.6  J9：マイクロ B USB コネクタ
      7. 2.2.7  J10：I2C コネクタ
      8. 2.2.8  J11：3.3V GPIO コネクタ
      9. 2.2.9  J12：1.8V GPIO コネクタ
      10. 2.2.10 J13、J14、J15、J16：DMD 評価基板フレキシブル ケーブル コネクタ
      11. 2.2.11 J17：DMD_DMux コネクタ
      12. 2.2.12 J18：FanSink コネクタ
      13. 2.2.13 スイッチ
        1. 2.2.13.1 SW1：DMD パーク (PARK_Z)
        2. 2.2.13.2 SW2：DLPC964 リセット
      14. 2.2.14 DLP LightCrafter DLPC964 の LED
        1. 2.2.14.1 DLPLCRC964EVM の電源 LED およびステータス LED
    3. 2.3 評価基板の組み立て
      1. 2.3.1 DLPLCRC964EVM および DMD 評価基板の組み立て
      2. 2.3.2 Apps FPGA ボードと DLPLCRC964EVM の接続
    4. 2.4 クイック スタート
      1. 2.4.1 DLPLCRC964EVM のパワーアップ
      2. 2.4.2 DLPLCRC964EVM のパワーダウン
  9. 3ソフトウェア
    1. 3.1 DLPLCRC964EVM の操作
      1. 3.1.1 DLPLCRC964EVM GUI および Apps FPGA ソフトウェア
      2. 3.1.2 PC ソフトウェア
      3. 3.1.3 メニュー バー
      4. 3.1.4 メイン ウィンドウ
        1. 3.1.4.1 Start Page (開始ページ)
        2. 3.1.4.2 DLPC964 タブ
          1. 3.1.4.2.1 DLPC964 のステータス
          2. 3.1.4.2.2 DLPC964 リセット
          3. 3.1.4.2.3 HSS のリセット
          4. 3.1.4.2.4 I2C の 7 ビット アドレス
          5. 3.1.4.2.5 バターンの設定
        3. 3.1.4.3 DLPC964 Registers (DLPC964 レジスタ) タブ
        4. 3.1.4.4 Apps FPGA タブ
          1. 3.1.4.4.1 Apps FPGA のステータス
          2. 3.1.4.4.2 Apps FPGA リセット
          3. 3.1.4.4.3 HSS のリセット (Apps)
          4. 3.1.4.4.4 Apps I2C 7 ビット アドレス
          5. 3.1.4.4.5 パターンの設定 (Apps)
        5. 3.1.4.5 Apps FPGA Registers (Apps FPGA レジスタ) タブ
      5. 3.1.5 ファームウェアのプログラミング
        1. 3.1.5.1 DLPC964 GUI への接続
        2. 3.1.5.2 DLPC964 コントローラのプログラミング
        3. 3.1.5.3 Apps FPGA (AMD 評価基板) のプログラミング
          1. 3.1.5.3.1 ビットストリーム ローディングを使用した Apps FPGA のプログラミング
          2. 3.1.5.3.2 Flash による Apps FPGA のプログラミング
  10. 4ハードウェア設計ファイル
    1. 4.1 回路図
    2. 4.2 PCB レイアウト
    3. 4.3 部品表 (BOM)
  11. 5追加情報
    1. 5.1 略語および頭字語
    2. 5.2 商標
    3. 5.3 参考資料
    4. 5.4 安全
      1. 5.4.1 警告ラベル
  12. 6テキサス・インスツルメンツの関連資料
  13. 7改訂履歴

7 改訂履歴

Changes from Revision C (July 2026) to Revision D (August 2026)

  • 不要なジェンダー言語を避けるため、「女性」という用語を「ソケット」に変更したGo
  • 不要なジェンダー言語を避けるため、「男性」という用語を「プラグ」に変更したGo
  • 不要なジェンダー言語を避けるため、「男性」を「プラグ」に、「女性」を「ソケット」に変更したGo
  • Apps FPGA 設計に使用する Vivado のバージョンを指すようにすべてのリンク参照を更新します。Go
  • Flash による Apps FPGA のプログラミングセクションを追加 Go
  • 開発バージョンと検証サポート バージョンに合わせるため、使用される Vivado のバージョンを更新Go

Changes from Revision B (February 2025) to Revision C (July 2026)

  • FPGA に関する記載を UltraScale+ に更新。変更を反映するために画像を更新する必要があります。Go
  • 参照を VC-707 から ZCU102 に更新Go
  • 開発と検証に使用される Vivado バージョンに合わせて更新Go
  • Go
  • 参照とリンクを VC707 から ZCU102 に更新。それが完了後、更新された dlpu133b バージョンで更新する必要がありますGo