はじめに

信号エッジ検出は、トラクション インバータ システム内の PWM 変調から、試験/測定機器の結果キャプチャやトリガに至るまで、多くのプラットフォームで使用されているアプリケーションです。同様に、周波数検出は、モーターやセンサなどのデバイスの周波数を安全な基準周波数と比較し、その結果に応じてシステムを調整することで、モーターやセンサといったデバイスの速度制御に利用できます。テキサス インスツルメンツ (TI) のプログラマブルロジックデバイス (TPLD) は、ロジックレベル信号のエッジ検出と周波数検出の両方を実行できます。TPLD には統合型ルックアップテーブル (LUT) を使用してディスクリートのエッジ検出回路と周波数検出回路を実装できますが、この記事では TPLD のエッジ検出モジュールと周波数検出モジュールの機能について説明します。

プログラマブル フィルタ、エッジ検出、グリッチ除去フィルタ

図 1 に示すとおり、プログラマブルフィルター (PFLT) 、エッジ検出 (EDET) 、グリッチ除去フィルター (フィルター) モジュールは、すべてエッジ検出に関して同じように機能します。各モジュールは、受信入力信号の立ち上がりエッジ、立ち下がりエッジ、または両方のエッジを検出するよう設定できます。適切なエッジが検出されると、モジュールは短いパルスを出力します。PFLT モジュールを使用する場合、このパルスは、選択した RC 遅延の長さにほぼ相当しますが、これは PFLT の 遅延時間 オプションで決定します。EDET やフィルタモジュールを使用する場合、パルス長は PFLT モジュールの最初の RC 遅延のパルス長に制限されます。EDET とフィルターのどちらにも、反転出力のオプションがあります。EDET モジュールを選択すると内部発振器はインスタンス化されますが、EDET を正しく動作させるために発振器は必要ないため、他の場所で使用されていなければ、電源をオフにすることができます。PFLT モジュールを使用した両方のエッジ検出のシミュレーションを 図 2 に示します。この図では、プログラマブルフィルターの出力を青、入力をオレンジで示しています。

遅延エッジ検出

TPLD によっては、一部の遅延モジュールに 遅延エッジ検出器 オプションが用意されています。図 3 に、該当するモジュールとこのオプションを示します。このモジュールを遅延エッジ検出モードに設定する場合、遅延モード オプションを使用して、受信入力信号の立ち上がりエッジ、立ち下がりエッジ、あるいは両方のエッジのいずれを検出するか選択します。次に、遅延モジュールは、プログラマブル フィルタ、エッジ検出、グリッチ除去フィルタ で説明されている EDETモジュールと同様に動作しますが、出力パルスは、制御データ 設定で決定したクロックサイクル数だけ遅延します。遅延エッジ検出モードでの遅延モジュールのシミュレーションを (両方のエッジを制御データ 3 で遅延させた場合) 、図 4 に示します。DLY モジュールへのクロック信号は青色で示し、入力はオレンジ色で示しています。緑色は、遅延エッジ検出出力です。遅延パルスは、最初のエッジが検出されてから 5 クロック信号で現れることに注意してください ( 2 つの追加クロック信号は、入力の 2 つの D フリップフロップ同期による遅延に起因しています) 。

その他の遅延モジュールでは、遅延エッジ検出の代わりに 出力エッジ選択 オプションを使用できます。このオプションでは、前述の EDET モジュールの出力と同じように機能する 2 番目の出力を、遅延モジュールで有効化することができます。

周波数検出

図 5 に示す TPLD 周波数検出 (FDET) モジュールは、周波数コンパレータとして機能し、IN に印加される入力信号の周波数が CLK ピンに印加される基準信号よりも低いか高いかに応じて Low または High を出力します。FDET モジュールは、入力信号のエッジをリファレンスクロック信号の立ち上がりエッジに対してカウントすることで機能します。リファレンスクロック信号の内部カウントが入力信号のカウント前にゼロに達した場合、モジュールは Low を出力し、それ以外の場合は High を出力します。FDET モジュールは、入力信号の立ち上がりエッジ、立ち下がりエッジ、または両方のエッジをカウントするように設定できます。

図 6 は、500Hz ～ 3kHz の入力信号を多重化し、2kHz のリファレンス信号を与えられた FDET モジュールにこの入力信号を印加する回路を示します。図 7 に、定周波数クロック信号 (青色) 、可変周波数の入力 (オレンジ色) 、モジュール出力 (緑色) による ICS の回路シミュレーションを示します。クロックソース オプションを外部クロックに設定することで、FDET モジュールに外部基準周波数を与えれば、内部発振器によって生成された周波数と比較することができます。

まとめ

この TPLD 統合モジュールにより、各デバイスは立ち上がり/立ち下がりエッジの検出だけでなく、2 つの信号の周波数比較に多様な方法を実現できます。これにより、TPLD は、パワーグッド信号の検出、リセットの生成、PWM とデューティサイクルの調整など、基本的なエッジ検出や周波数比較を利用するその他のアプリケーションに対し、優れた機能性を発揮します。