JAJA890 June 2025 TPLD1201 , TPLD1201-Q1 , TPLD1202 , TPLD1202-Q1 , TPLD2001 , TPLD2001-Q1 , TPLD801 , TPLD801-Q1
1
はじめに
TPLD が CPLD や FPGA といった他のプログラマブル ロジックよりも優れている大きな利点の一つは、アナログ マクロ セルを備えている点です。これらのマクロセルにより、TPLD はデジタル信号とともにアナログ信号を検出および処理することが可能になります。このドキュメントでは、アナログ電圧を検出および処理できる一般的なマクロセルをいくつか概説し、それらの使用方法について説明します。
ディスクリート アナログ コンパレータ
一部の TPLD には、図 1に示すようにディスクリート アナログ コンパレータがあります。これらは、PUP（「パワーアップ」）入力がロジック「High」のとき、通常のアナログ コンパレータと同様に動作します。非反転入力に与えられた外部アナログ信号を、内部のバンドギャップ電圧リファレンスまたは反転入力に接続された別の外部アナログ信号と比較できます。コンパレータは、非反転入力の電圧が反転入力の電圧より高いときは論理「High」を出力し、それ以外の場合は「Low」を出力します。
図 1 InterConnect Studio (ICS) におけるディスクリート アナログ コンパレータ マクロセルPUP信号が論理 Low のとき、消費電力を抑えるためにコンパレータはオフになります。図 2に、3.3V の正弦波と 1.2V のバンドギャップ リファレンス電圧を比較するディスクリート アナログ コンパレータのシミュレーションを示しています。
図 2 ディスクリート アナログ コンパレータのシミュレーションディスクリート アナログ コンパレータの構成オプションを図 3に示します。これらのオプションには、非反転入力および反転入力の信号源選択、入力ゲインの選択、ヒステリシスの設定、低帯域幅モードが含まれます。ヒステリシス選択設定により、コンパレータのトリガ ポイントにわずかなノイズ マージンが得られます。例えば、内部電圧リファレンスを 1V、ヒステリシスを 200mV に設定した場合、コンパレータのトリガーポイントは 1.1V および 0.9V になります。低帯域幅信号を比較する場合、低帯域幅モードを選択することで消費電力を抑え、ノイズの影響を軽減できます。正の入力ゲイン設定を使用して、コンパレータが認識する非反転入力の電圧を低減できます。
図 3 ディスクリート アナログ コンパレータ設定マルチチャネルのアナログ コンパレータ
一部の TPLD では、個別のアナログ コンパレータに代わって、またはそれに加えてマルチチャンネル アナログ コンパレータを搭載しています。マルチチャンネル アナログ コンパレータは、複数チャネルを持つ個別アナログ コンパレータと同様に動作し、各チャネルに反転入力端子と非反転入力端子のペアが備わっています。ディスクリート アナログ コンパレータとは異なり、出力は選択したクロック信号の立ち上がりエッジでサンプリングされます。また、各チャネルごとに有効化できるリセット入力と、すべての出力がサンプリングされると論理 High になるデータ準備完了出力も備えています。図 4に、2 チャネルが有効なマルチチャネル アナログ コンパレータの画像を示します。
図 4 ICS 内のマルチチャネル アナログ コンパレータ図 5 に、コンパレータの設定オプションを示します。サンプリング チャネル数では有効にするチャネル数を選択し、McACMP クロック選択はサンプリングに使用するクロックを決定します。McACMPトリガ モードは、「レベル センシティブ」または「エッジ センシティブ」に設定できます。レベル センシティブが選択されている場合、コンパレータはPUPが High にアサートされている間動作します。エッジ センシティブが選択されている場合は、PUPが立ち上がりエッジを検出した後、コンパレータはすべての出力を 1 回サンプリングします温度センサ入力イネーブルおよびVCC 入力イネーブルを有効にすると、それぞれ非反転入力ピンのうちの 1 つが内蔵温度センサまたは VCC を参照するようになります。
図 5 マルチチャネル アナログ コンパレータの設定McACMP 出力同期は、「段階的」または「同時」に設定できます。「段階的」を選ぶと、各チャネルがサンプリングされるたびにすぐに出力がアサートされます。「同時」を選ぶと、有効化されたすべてのチャネルがサンプリングされるまで出力はアサートされません。2 つのチャネルの同時動作を図 6に、交互動作を図 7に示します。どちらのシミュレーションでも入力正弦波を 1.634V と比較します。図 7(段階的動作) において、黄色の第 2 チャネルが青の第 1 チャネルに続いて 1 クロック サイクル遅れてアサートされること、また段階的動作モードでは第 1 チャネルのアサートが同時動作モードより 1 クロック サイクル早いことがわかります。
図 6 マルチチャネル アナログ コンパレータの同時サンプリング シミュレーション
図 7 マルチチャネル アナログ コンパレータのシーケンシャル サンプリング シミュレーション図 8に、各コンパレータ チャネルの設定を示します。これらは、ディスクリート アナログ コンパレータの図 8に示す設定と同じであり、チャネルの非同期リセットをイネーブルにするオプションが追加されています (低帯域幅設定は除外されます)。特定のチャネルで非同期リセットがイネーブルになっている場合、NRSTが Low のとき、チャネルの出力は入力に関係なく Low にアサートされます。
図 8 マルチチャネル アナログ コンパレータ チャネルの設定追加の検討事項
ディスクリート アナログ コンパレータまたはマルチチャネル アナログ コンパレータをアナログ信号検出に使用する際は、必ずデバイス固有のデータシートの推奨動作条件セクションで、VAIによるアナログ入力電圧の制限を遵守してください。通常、非反転入力の電圧は VCC を超えてはならず、反転入力の電圧は TPLD 内蔵バンドギャップ リファレンスが提供する最大電圧を超えないものとします。
ディスクリート コンパレータとマルチチャネル コンパレータの両方を動作させるためには、High にアサートされる (立ち上がりエッジ モードの場合は立ち上がりエッジを供給する) PUP を備えている必要があります。この信号が Low の場合、コンパレータの出力は Low になります。PUP 信号は、VCC に接続して常に High にすることも、GND に接続して常に Low にすることも、あるいはデバイス内の任意の入力ピンなどからのデジタル信号によって動的に切り替えることもできます。コンパレータの出力は、パワーアップ信号が High にアサートされてから約 100μs 以内に有効になります。適切な立ち上がり時間についてはデバイス固有のデータシートを参照し、この間に内部発振器がパワーダウンされていないことを確認してください。
ヒステリシスを有効にする場合、ヒステリシス幅は反転入力に与えられる基準電圧より小さくする必要があります。リファレンス電圧がこれより小さい場合、負のトリガポイントがグランドより低く押されます。これによりデバイスが推奨動作条件外となって寿命の低下や破損を引き起こす可能性があります。最後に、正の入力ゲイン設定により、コンパレータの入力時に観測される電圧が内部で低下しますが、VAIを超えることはできません。
まとめ
統合型のディスクリート アナログ コンパレータおよびマルチチャネル アナログ コンパレータを使用することで、TPLD を使用して幅広い低電圧アナログ信号を検出できます。デジタル要素と組み合わせることで、これらのコンパレータは混合信号環境における幅広いセンシングや電圧レベル検出アプリケーションに TPLD を活用できるようにします。