すべての GPIO 入力ポートには、VDDGPIO1p8V に接続された ESD ダイオードがあります。電流駆動を制限するため、外部 FPGA ドライバと直列に 100Ω を使用することを推奨します。

別のアプローチは、AFE のパワーダウン中に FPGA 出力を入力 として構成することです。通常のユース ケースでは、SPI ポートは FPGA によって AFE に駆動されます。コールド スペアリング中、パワーアップ時にこれらのポートを FPGA 上の入力として構成し (そのため AFE へのドライバはなし)、AFE のパワーアップ後に出力として再構成して、AFE のプログラミングを開始できます。

同様に、この方法は AFE LVDS 同期入力ピンにも適用できます。