JAJAA42A November   2024  – October 2025 F29H850TU , F29H859TU-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1 はじめに
  5. 2 補足オンライン情報
  6. 3 SSU の概要
  7. 4 主要概念の定義
  8. 5 安全およびセキュリティ目標
  9. 6 システム設計
  10. 7 SSU の設定
    1. 7.1 フラッシュ SECCFG 領域
    2. 7.2 SSU 開発ライフサイクル
    3. 7.3 SysConfig ツールを使用
      1. 7.3.1 システム セキュリティ設定の有効化
      2. 7.3.2 アプリケーション モジュールの設定
      3. 7.3.3 特殊モジュールの設定
        1. 7.3.3.1 LINK2 構成
        2. 7.3.3.2 LINK1 構成
        3. 7.3.3.3 共通コード リンク設定
      4. 7.3.4 サンドボックスの定義
      5. 7.3.5 共有メモリの追加
  11. 8 デバッグ許可
    1. 8.1 パスワードベースのロック解除
  12. 9 SSU のデバッグ
    1. 9.1 ビルド エラーのデバッグ
    2. 9.2 ランタイム エラーのデバッグ
  13. 10SSU に関するよくある質問 (FAQ)
  14. 11まとめ
  15. 12参考資料
  16. 13改訂履歴

7.3.3.2 LINK1 構成

CPU1.LINK1 CPU1.LINK1 は主にブートローダーで使用され、特定のシステム構成レジスタに書き込む機能など、ブートローダー機能をサポートするための追加のハードコードされた権限があります。LINK1 は、従来のユーザー LINK としても使用できますが、ブートローダーに関連しないコードやデータを LINK1 に追加することは、他のすべての LINK がすでに使用されている場合の最後の手段として推奨されません。

いずれかのペリフェラル ブート モードを「ブート設定」グループで構成すると、SysConfig は、そのブートモードが機能するのに必要な各ペリフェラル (CAN、UART、SPI など) にアクセスできるように LINK1 を自動的に構成します。これらのペリフェラルは、IPC や HSM メールボックスなど、デバイスのブートに常に必要な特定のペリフェラルに加えて、SysConfig によって LINK1 モジュールに自動的に追加されます。表 7-2 に、デバイス ブートの一部として LINK1 に必要とされる必須ペリフェラルの完全なリストを示します。

表 7-2 LINK1 の必須ペリフェラル アクセス保護
ペリフェラル レジスタ ベース 理由
PER_CFG_REGS_WD_REGS ウォッチドッグ レジスタの設定
IPC_CPU1_SEND_REGS_HSM_CH0 デバイス認証中の HSM とのハンドシェイク
IPC_CPU1_SEND_REGS_HSM_CH1 デバイス認証中の HSM とのハンドシェイク
HSM_MAILBOX IPC 用の HSM メールボックス
GPIO_DATA_REGS ブート モードの選択およびエラー ステータス ピン構成
MCANA_MSGRAM ペリフェラル ブート モード
MCANA_REGS ペリフェラル ブート モード
UARTA_REGS ペリフェラル ブート モード
DCC1_REGS クロック モニタ
ERR_AGG_REGS エラー/NMI 処理
ESM_CPU1_REGS エラー/NMI 処理