JAJAA98 November   2025 UCC33020 , UCC33020-Q1 , UCC33410 , UCC33410-Q1 , UCC33420 , UCC33420-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1はじめに
  5. 2セットアップ、EMI フィルタ、レイアウト
    1. 2.1 構成
    2. 2.2 EMI フィルタ
    3. 2.3 PCB レイアウト
    4. 2.4 ファラデー シールド
    5. 2.5 回路図
    6. 2.6 レイアウト
    7. 2.7 EMI の結果
    8. 2.8 部品表: BOM
  6. 3まとめ
  7. 4参考資料

PCB レイアウト

グランド プレーンを 1 次側と 2 次側の両方に配置することで、デバイスのグランド ピンを接続するために使用するときにスイッチング ループのリターン側で低インピーダンスになります。さらに、これらのプレーンはファラデー シールドとして機能し、トランスからの H 界を軽減します。この設計で可能な最大の銅の面積を適用します。

 PCB のグランド プレーン図 2-15 PCB のグランド プレーン

レイアウトの寄生容量を通過する HF 電流のバイパスが発生しないように、DM インダクタと FB の下にある銅を取り除くことが推奨されます。同様の理由から、EMI フィルタ領域の周囲に 1mm の KOZ を配置することをお勧めします。

 KOZ および DM インダクタと FB の下の銅の切断図 2-16 KOZ および DM インダクタと FB の下の銅の切断

スイッチング ループの両側 (正とリターン) でのインピーダンス整合により、CM ノイズは最小化され、スイッチング ループの距離は LISN での EMI に影響を与えません。このため、小型フットプリントの設計を維持するためにスイッチング ループをできるだけ短くすることが推奨されます。ここでは、スイッチング ループの距離 1.5mm が選択されています。

 スイッチング ループの距離図 2-17 スイッチング ループの距離