2 レイアウトのベスト プラクティスとシミュレーション

レイアウトがシャント両端の合計電圧降下に及ぼす影響を示すため、3 つの TINA-TI シミュレーションを実行してさまざまな設計アプローチを表しました。以下のセクションでは、パターンの形状とシャント配置が全体的な実効シャント電圧に及ぼす影響について詳しく説明します。

このデザインでは、270µΩ、300µΩ、330µΩ の 3 個のシャント抵抗値を使用しました。これらの値の 10% の変動は、実際のアプリケーションで発生するワーストケースの許容誤差や抵抗の変動をシミュレートしています。補助抵抗の影響を最大化するため、µΩ の範囲内の複数の抵抗が選定されました。これらの抵抗のインピーダンスはシャントの抵抗に匹敵するためです。

TINA-TI シミュレーションの部品と構成の詳細のリストを以下に示します (図 2-1)。

• 3 つのアプローチすべてで、シャントに 20A の電流が流れています
• R_{solder_SR} と R_{solder_ST} は、それぞれシャント抵抗パッドとシャントパターンの間の半田付け抵抗を表します
• R_cu と R_trace は、銅層に起因するシャント間のシミュレーション抵抗です
• 出力電圧を上回る電流源 (Ib) は、INA190 の入力バイアス電流 (3nA) を表します
• R_cu(TL)、R_cu(TR)、R_cu(BL)、R_cu(BR) は、表面実装スペード コネクタに関連する抵抗を表しています
• INA190 の理想的なゲイン ステージをシミュレートするために電圧制御電圧源を使用しており、200V/V に設定されています

パターン抵抗 (10mΩ、20mΩ、30mΩ) は、Saturn PCB Design Toolkit のパターン抵抗率の計算に基づく、長さに依存する近似値です。銅抵抗は、1 オンス銅のシート抵抗が 500µΩ/平方であるという概念に基づいています。シャントの両側に合計 2 個のスペード コネクタ 図 5-4があり、このコネクタを経由して回路に電流が供給されるため、たとえば 5 個の接続が可能です。右上から右下 (TR-BR)、右上から左下 (TR-BL)、左上から右下 (TL-BR)、左上から左下 (TL-BL)、そして両方 (TR,TL から BR,BL) です。

複雑な抵抗ネットワーク (図 5-5) では、電流が発生する総抵抗は、取得される特定のパスに大きく依存します。表 2-1 に、レイアウト 2 と 3 のシミュレーション結果を示します。これらのレイアウトでは、電流パスのさまざまな組み合わせを使用しています。

表 2-1 から、電流フローの最適な組み合わせは、TL - BR、TR-BL、または両方 - 両方であると推測します。補足セクションの図 5-5 は、シミュレーションの抵抗ネットワークが PCB レイアウト用にどのように設計されたかを示しています。

3 つのレイアウトは、いずれも確立されたケルビン検出の原理を使用しています。これは、特に、値の小さいシャント抵抗で高精度を実現するうえで非常に重要なことであるためです。さらに、270µΩ、300µΩ、330µΩ の Rshunts が並列に配置されると、実効抵抗は 99.3311 (Reffective = 1/((1/270u) + (1/300u) + (1/330u)) となり、V_out は 397.32mV (99.3311µΩ x 20A x 200V/V) と予想されます。次の 3 つのレイアウトは、期待値にできるだけ近づけようとしています。

図 2-1 では、センス パターンは、デバイスに最も近いシャントに接続するように設計されています。センス パターンは大電流パスのさらに下からシャント抵抗をタップするため、実効シャント電圧降下に半田接合部とパターン間の電圧降下が含まれます。

これは、差動測定パスに意図的に最大量の不要な外部寄生抵抗を導入しており、最大出力電圧オフセット (56.47mV)、つまり測定された Vout と予想される Vout の差が最大になるという、悪いレイアウトの例です。

レイアウト 2 には、中央のシャントにケルビン接続が設定されています。中間シャントに比べて抵抗の低い並列経路で電流が流れるため、中間シャントを流れる電流は比較的少なくなります (5.77A)。さらに、銅層はシャントではなく電流が流れるための代替経路を多数提供するため、PCB の銅層ではシャント全体の電圧降下よりも大きな電圧降下が発生します。

したがって、センターシャントからのケルビン検出は、51.22mV の出力電圧オフセットになります。

各シャント抵抗からケルビン接続があるため、レイアウト 3 はレイアウトのベスト プラクティスと考えられています。個別のケルビン検出ラインにより、パターンと半田の寄生抵抗が総実効シャント電圧に及ぼす影響が最小限に抑えられます。また、3 つのシャント電圧降下すべても考慮されているため、抵抗間での電流の分割方法に関係なく、正確な出力が得られます。

さらに、複数のケルビン接続を使用すると、パターンが誤って低インピーダンスのループを形成し、不要な電流の循環経路となる可能性があります。したがって、この問題を軽減して測定整合性を維持するため、シャント抵抗よりも 100 倍以上の電流制限抵抗をケルビン パターンと直列に内蔵しています。これらの抵抗がないと、数百ミリアンペアの電流がケルビン パターンで循環し、有害な熱が発生します。より大きな循環電流抑制が必要な場合は、レイアウトに示すように、より大きな制限抵抗を使用してください。これらの抵抗により、各シャント両端の電圧の平均化も可能になるため、精度が向上します。入力バイアス電流が大きいデバイスでは、電流制限抵抗が誤差を引き起こす可能性があることに注意してください。

要約すると、VM4 で測定されるシャントの両端の実効電圧降下は 397.32mV の計算値に最も近いため、これがレイアウトのベスト プラクティスとなります。