JAJS762N December   1991  – August 2025 LM4040-N , LM4040-N-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性：2V LM4040-N VR許容誤差グレード「A」および「B」、温度グレード「I」
    6. 5.6  電気的特性：2V LM4040-N VR許容誤差グレード「C」、「D」、「E」、温度グレード「I」
    7. 5.7  電気的特性：2V LM4040-N VR許容誤差グレード「C」、「D」、「E」；温度グレード「E」
    8. 5.8  電気的特性：2.5V LM4040-N VR許容誤差グレード「A」および「B」、温度グレード「I」（AECグレード3）
    9. 5.9  電気的特性：2.5V LM4040-N VR許容誤差グレード「C」、「D」、「E」、温度グレード「I」（AECグレード3）
    10. 5.10 電気的特性：2.5V LM4040-N VR許容誤差グレード「C」、「D」、「E」、温度グレード「E」（AECグレード1）
    11. 5.11 電気的特性：3V LM4040-N VR許容誤差グレード「A」および「B」、温度グレード「I」
    12. 5.12 電気的特性：3V LM4040-N VR許容誤差グレード「C」、「D」、「E」、温度グレード「I」
    13. 5.13 電気的特性：3V LM4040-N VR許容誤差グレード「C」、「D」、「E」；温度グレード「E」
    14. 5.14 電気的特性：4.1V LM4040-N VR許容誤差グレード「A」および「B」、温度グレード「I」
    15. 5.15 電気的特性：4.1V LM4040-N VR許容誤差グレード「C」および「D」、温度グレード「I」
    16. 5.16 電気的特性：5V LM4040-N VR許容誤差グレード「A」および「B」、温度グレード「I」
    17. 5.17 電気的特性：5V LM4040-N VR許容誤差グレード「C」および「D」、温度グレード「I」
    18. 5.18 電気的特性：5V LM4040-N VR許容誤差グレード「C」および「D」、温度グレード「E」
    19. 5.19 電気的特性：8.2V LM4040-N VR許容誤差グレード「A」および「B」、温度グレード「I」
    20. 5.20 電気的特性：8.2V Lm4040-N VR許容誤差グレード「C」および「D」、温度グレード「I」
    21. 5.21 電気的特性：10V LM4040-N VR許容誤差グレード「A」および「B」、温度グレード「I」
    22. 5.22 電気的特性：10V LM4040-N VR許容誤差グレード「C」および「D」、温度グレード「I」
    23. 5.23 代表的特性
      1. 5.23.1 スタートアップ特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 シャント レギュレータ
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 4.1V ADCアプリケーション
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
      3. 8.2.3 有界アンプ
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 詳細な設計手順
      4. 8.2.4 オペアンプ入力の保護
        1. 8.2.4.1 設計要件
        2. 8.2.4.2 詳細な設計手順
      5. 8.2.5 高精度±4.096Vリファレンス
        1. 8.2.5.1 設計要件
        2. 8.2.5.2 詳細な設計手順
      6. 8.2.6 高精度電流シンク/ソース
        1. 8.2.6.1 設計要件
        2. 8.2.6.2 詳細な設計手順
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 関連リンク
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文可能な情報
    1. 11.1 SOT-23、SC70パッケージ マーキング情報

5.2 ESD 定格

値単位
V(ESD)静電気放電人体モデル (HBM)、AEC Q100-002(1) および ANSI/ESDA/JEDEC JS-001(2) に準拠±2000V
デバイス帯電モデル (CDM)、AEC Q100-011、JEDEC 仕様 JESD22-C101(3)±750
(1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。
(2) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
(3) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。