JAJSJ14A August   2020  – May 2026 TPS25980

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 スイッチング特性
    8. 6.8 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 低電圧保護 (UVLO および UVP)
      2. 7.3.2 過電圧保護 (OVP)
      3. 7.3.3 突入電流、過電流、および短絡保護
        1. 7.3.3.1 スルーレートおよび突入電流制御 (dVdt)
        2. 7.3.3.2 サーキット ブレーカ
        3. 7.3.3.3 短絡保護
      4. 7.3.4 過熱保護 (OTP)
      5. 7.3.5 アナログ負荷電流モニタ (IMON)
      6. 7.3.6 パワー グッド (PG)
      7. 7.3.7 負荷検出 / ハンドシェイク (LDSTRT)
    4. 7.4 フォルト応答
    5. 7.5 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 使用上の注意
    2. 8.2 代表的なアプリケーション：医療用途における患者モニタリング システム
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 デバイスの選択
        2. 8.2.2.2 電流制限スレッショルドの設定：RILIM の選択
        3. 8.2.2.3 低電圧誤動作防止の設定点
        4. 8.2.2.4 電流監視抵抗の選択：RIMON
        5. 8.2.2.5 出力電圧ランプ時間の設定 (TdVdt)
          1. 8.2.2.5.1 ケース 1：負荷なしの起動：出力容量 COUT のみが電流を引き込む
          2. 8.2.2.5.2 ケース 2：負荷ありの起動：出力容量 COUT および負荷が電流を引き込む
        6. 8.2.2.6 ロード ハンドシェイク (LDSTRT) 遅延の設定
        7. 8.2.2.7 過渡過電流ブランキング間隔の設定 (tITIMER)
        8. 8.2.2.8 自動再試行遅延と再試行回数の設定
      3. 8.2.3 アプリケーション曲線
    3. 8.3 システム例
      1. 8.3.1 光モジュールの電源レール パスの保護
        1. 8.3.1.1 設計要件
        2. 8.3.1.2 デバイスの選択
        3. 8.3.1.3 外付け部品の選択
        4. 8.3.1.4 電圧降下
        5. 8.3.1.5 アプリケーション曲線
      2. 8.3.2 12V レール アプリケーションの入力保護：PCIe カード、ストレージ インターフェイス、および DC ファン
    4. 8.4 電源に関する推奨事項
      1. 8.4.1 過渡保護
      2. 8.4.2 出力短絡測定
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.1 低電圧保護 (UVLO および UVP)

TPS25980x は、入力電圧がダウンストリーム負荷またはデバイス自身が正常に動作するには低すぎる場合に出力をオフにするため、IN ピンに低電圧保護機能を実装しています。低電圧保護機能には、VUVP の内部デフォルト スレッショルドが設定されています。必要に応じて、EN/UVLO ピンの UVLO コンパレータを使用して、VUVP よりも高いユーザー定義の低電圧保護スレッショルドを設定することもできます。図 7-1および式 1は、電源から GND への抵抗分圧回路を使用して、所定の電源電圧レベルに対する UVLO 設定値を設定する方法を示しています。

TPS25980 可変電源 UVLO スレッショルド図 7-1 可変電源 UVLO スレッショルド
式 1. V I N U V L O = V U V L O R × R V L 1 + R V L 2 R V L 2

抵抗分圧ネットワークを介して電源からグランドへ常時流れるリーク電流を最小限に抑えるため、抵抗値は十分大きく設定する必要があります。同時に、抵抗分圧比の誤差を最小限に抑えるため、抵抗ネットワークを流れる電流は、EN/UVLO ピンのリーク電流より十分大きく (20 倍) 保つ必要があります。