JAJSJT2E February   2020  – October 2025 LM61480-Q1 , LM61495-Q1 , LM62460-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング特性
    7. 6.7 スイッチング特性
    8. 6.8 システム特性
    9. 6.9 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  出力電圧の選択
      2. 7.3.2  EN ピンを有効にして VIN UVLO として使用する
      3. 7.3.3  同期における SYNC/MODE の使用
      4. 7.3.4  クロックのロック
      5. 7.3.5  可変スイッチング周波数
      6. 7.3.6  RESET 出力動作
      7. 7.3.7  内部 LDO、VCC UVLO、BIAS 入力
      8. 7.3.8  ブートストラップ電圧と VCBOOT-UVLO (CBOOT ピン)
      9. 7.3.9  調整可能な SW ノードのスルーレート
      10. 7.3.10 スペクトラム拡散
      11. 7.3.11 ソフトスタートとドロップアウトからの回復
      12. 7.3.12 過電流および短絡保護
      13. 7.3.13 ヒカップ
      14. 7.3.14 サーマル シャットダウン
    4. 7.4 デバイスの機能モード
      1. 7.4.1 シャットダウンモード
      2. 7.4.2 スタンバイ モード
      3. 7.4.3 アクティブ モード
        1. 7.4.3.1 ピーク電流モード動作
        2. 7.4.3.2 自動モード動作
          1. 7.4.3.2.1 ダイオード エミュレーション
        3. 7.4.3.3 FPWM モード動作
        4. 7.4.3.4 最小オン時間 (高入力電圧) での動作
        5. 7.4.3.5 ドロップアウト
        6. 7.4.3.6 ドロップアウトからの回復
        7. 7.4.3.7 その他のフォルト モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1  スイッチング周波数の選択
        2. 8.2.2.2  出力電圧の設定
        3. 8.2.2.3  インダクタの選択
        4. 8.2.2.4  出力コンデンサの選択
        5. 8.2.2.5  入力コンデンサの選択
        6. 8.2.2.6  BOOT コンデンサ
        7. 8.2.2.7  ブート抵抗
        8. 8.2.2.8  VCC
        9. 8.2.2.9  CFF と RFF の選択
        10. 8.2.2.10 RSPSP の選択
        11. 8.2.2.11 RT の選択
        12. 8.2.2.12 RMODE の選択
        13. 8.2.2.13 外部 UVLO
        14. 8.2.2.14 最大周囲温度
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 グランドと熱に関する考慮事項
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.4 クロックのロック

有効な同期信号が検出された後、クロック ロック手順が開始されます。約 2048 パルスの後、クロック周波数は同期信号の周波数へ突然変化します。周波数が突然調整されますが、位相は維持され、そのクロック サイクルは、デフォルトの周波数で動作する際のクロック サイクルと同期周波数で動作する際のクロック サイクルとの間の長さになります。長すぎる、または短すぎるパルスはありません。周波数が調整された後、立ち上がり同期エッジが立ち上がり SW ノードパルスに対応するように、数 10 サイクルかけて位相が調整されます。図 7-5 を参照してください。

LM61480-Q1 LM61495-Q1 LM62460-Q1 同期プロセス
パルス 4 で、同期信号が検出されます。約 2048 パルスの後、同期の準備ができ、グリッチフリー手法を使用して周波数を調整します。その後、位相はロックされます。
図 7-5 同期プロセス