JAJSMS3B October   2022  – July 2024 DRV8411A

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング図
  8. 7 代表的特性
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 外付け部品
    4. 8.4 機能説明
      1. 8.4.1 ブリッジ制御
        1. 8.4.1.1 並列ブリッジ インターフェイス
      2. 8.4.2 電流検出およびレギュレーション
        1. 8.4.2.1 電流検出
        2. 8.4.2.2 電流レギュレーション
      3. 8.4.3 保護回路
        1. 8.4.3.1 過電流保護 (OCP)
        2. 8.4.3.2 サーマル・シャットダウン (TSD)
        3. 8.4.3.3 低電圧誤動作防止 (UVLO)
    5. 8.5 デバイスの機能モード
      1. 8.5.1 アクティブ・モード
      2. 8.5.2 低消費電力スリープ・モード
      3. 8.5.3 フォルト・モード
    6. 8.6 ピン配置図
      1. 8.6.1 ロジックレベル入力
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 代表的なアプリケーション
        1. 9.1.1.1 ステッピング・モータ・アプリケーション
          1. 9.1.1.1.1 設計要件
          2. 9.1.1.1.2 詳細な設計手順
            1. 9.1.1.1.2.1 ステッピング・モータの速度
            2. 9.1.1.1.2.2 電流レギュレーション
            3. 9.1.1.1.2.3 ステッピング・モード
              1. 9.1.1.1.2.3.1 フル・ステッピング動作
              2. 9.1.1.1.2.3.2 ハーフ・ステッピング動作と高速減衰
              3. 9.1.1.1.2.3.3 ハーフ・ステッピング動作と低速減衰
          3. 9.1.1.1.3 アプリケーション曲線
        2. 9.1.1.2 デュアル BDC モータ・アプリケーション
          1. 9.1.1.2.1 設計要件
          2. 9.1.1.2.2 詳細な設計手順
            1. 9.1.1.2.2.1 モータ電圧
            2. 9.1.1.2.2.2 電流レギュレーション
          3. 9.1.1.2.3 アプリケーション曲線
        3. 9.1.1.3 熱に関する注意事項
          1. 9.1.1.3.1 最大出力電流
          2. 9.1.1.3.2 消費電力
          3. 9.1.1.3.3 熱性能
            1. 9.1.1.3.3.1 定常状態熱性能
            2. 9.1.1.3.3.2 過渡熱性能
    2. 9.2 電源に関する推奨事項
      1. 9.2.1 バルク容量
      2. 9.2.2 電源とロジックのシーケンシング
    3. 9.3 レイアウト
      1. 9.3.1 レイアウトのガイドライン
      2. 9.3.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 コミュニティ・リソース
    4. 10.4 商標
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

8.4.3.3 低電圧誤動作防止 (UVLO)

VM ピンの電圧が UVLO の立ち下がりスレッショルド電圧 VUVLO を下回ると、デバイスのすべての回路がディセーブルされ、出力 FETS がディセーブルされて、すべての内部ロジックがリセットされます。図 8-5 に示すように、VVM 電圧が UVLO の立ち上がりスレッショルドを上回ると、通常動作に復帰します。nFAULT ピンは、低電圧条件の間は Low に駆動され、動作が再開すると解放されます。

VVM が 0V に近い場合、内部回路が適切にバイアスされない可能性があり、nFAULT ピンのオープン・ドレイン・プルダウンが解放されることがあります。

DRV8411A VM UVLO の動作図 8-8 VM UVLO の動作