JAJSND3B December   2024  – April 2025 LM5125-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 Typical Characteristics
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  デバイス構成 (CFG0 ピン、 CFG1 ピン、CFG2 ピン)
      2. 6.3.2  デバイスおよび位相のイネーブル / ディスエーブル (UVLO/EN、EN2)
      3. 6.3.3  スイッチング周波数および同期 (SYNCIN)
      4. 6.3.4  デュアル ランダム スペクトラム拡散機能 (DRSS)
      5. 6.3.5  動作モード (バイパス、DEM、FPWM)
      6. 6.3.6  VCC レギュレータ、BIAS (BIAS ピン、VCC ピン)
      7. 6.3.7  ソフトスタート (SS ピン)
      8. 6.3.8  VOUT のプログラミング (VOUT、ATRK、DTRK)
      9. 6.3.9  保護機能
        1. 6.3.9.1 VOUT 過電圧保護 (OVP)
        2. 6.3.9.2 サーマル シャットダウン (TSD)
      10. 6.3.10 パワー グッド・インジケータ (PGOOD ピン)
      11. 6.3.11 勾配補償 (CSP1、CSP2、CSN1、CSN2)
      12. 6.3.12 電流センス設定とスイッチ ピーク電流制限 (CSP1、CSP2、CSN1、CSN2)
      13. 6.3.13 入力電流制限および監視 (ILIM、IMON、DLY)
      14. 6.3.14 最大デューティ サイクルと最小の制御可能なオン時間の制限
      15. 6.3.15 信号のグリッチ除去の概要
      16. 6.3.16 MOSFET ドライバ、内蔵ブート ダイオード、ヒカップ モードの故障保護 (LOx、HOx、HBx ピン)
    4. 6.4 デバイスの機能モード
      1. 6.4.1 シャットダウン状態
  8. アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 帰還補償
      2. 7.1.2 非同期アプリケーション
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 アプリケーション
      2. 7.2.2 設計要件
      3. 7.2.3 詳細な設計手順
        1. 7.2.3.1  合計フェーズ番号の決定
        2. 7.2.3.2  デューティ サイクルの決定
        3. 7.2.3.3  タイミング抵抗 RT
        4. 7.2.3.4  インダクタの選択 LM
        5. 7.2.3.5  電流センス抵抗 Rcs
        6. 7.2.3.6  電流センス フィルタRCSFP、RCSFN、CCS
        7. 7.2.3.7  ローサイド パワー スイッチ QL
        8. 7.2.3.8  ハイサイド パワー スイッチ QL
        9. 7.2.3.9  スナバ部品
        10. 7.2.3.10 Vout プログラミング
        11. 7.2.3.11 入力電流制限 (ILIM/IMON)
        12. 7.2.3.12 UVLO ディバイダ
        13. 7.2.3.13 ソフト スタート
        14. 7.2.3.14 CFG の設定
        15. 7.2.3.15 出力コンデンサ COUT
        16. 7.2.3.16 入力コンデンサ Cin
        17. 7.2.3.17 ブートストラップ コンデンサ
        18. 7.2.3.18 VCC コンデンサ CVCC
        19. 7.2.3.19 バイアス コンデンサ
        20. 7.2.3.20 VOUT コンデンサ
        21. 7.2.3.21 ループ補償
      4. 7.2.4 性能データおよび結果
        1. 7.2.4.1 効率
        2. 7.2.4.2 定常状態波形
        3. 7.2.4.3 ステップ負荷応答
        4. 7.2.4.4 AC ループ応答曲線
        5. 7.2.4.5 熱性能
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

インダクタの選択 LM

インダクタンス値を選択するときは、次の 3 つの主要パラメータを考慮します。インダクタの電流リップル比 (Rr)、インダクタ電流の立ち下がり勾配、制御ループの RHPZ 周波数。

  • インダクタの電流リップル比は、インダクタの巻線損失とコアでの損失との間でバランスをとれるように選択します。リップル電流が増加すると、コアでの損失は増加し、銅での損失は減少します。
  • インダクタ電流の立ち下がり勾配は、分数調波発振を防止するのに十分な値まで小さくする必要があります。インダクタンス値が大きいと、インダクタ電流の立ち下がり勾配が小さくなります。
  • 制御ループのクロスオーバー周波数を高くするには、RHPZ を高周波数に配置します。インダクタンス値が小さくなると、RHPZ 周波数が上昇します。

ピーク電流モードの制御理論に従い、勾配補償ランプの勾配は、高いデューティ サイクルにおいて分数調波の発振を防止するため、検出されるインダクタ電流の立ち下がり勾配の半分よりも大きい必要があります。

式 31. Vslope×fsw>Vout_max-Vin_min2×Lm×Rcs

ここで、

  • Vslope は、電流センス アンプの入力における 48mV ピーク (100% デューティ サイクル時) の勾配補償ランプです。

インダクタンスの下限は次のように求めます。

式 32. Lm>Vout_max-Vin_min2×Vslope×fsw×Rcs

Rcs は 1.5mΩ と推定されるため、次のことが分かります。

式 33. Lm>1.4µH

RHPZ 周波数は次のように求めます。

式 34. ωRHPZ=Rout×D'2Lm_eq

クロスオーバー周波数は RHPZ 周波数の 1/5 よりも低い必要があります。

式 35. fc<15×ωRHPZ2π

クロスオーバー周波数として 1kHz が求められると仮定すると、インダクタンスの上限は次のように計算されます。

式 36. Lm<5.2µH

インダクタのリップル電流は、インダクタのコア損失と巻線損失との適切な折衷点として、一般に全負荷電流の 30%~70% に設定されます。

位相ごとの入力電流は次のように計算します。

式 37. I i n _ v i n m a x = P o u t η × V i n _ m a x = 29.2 A

連続導通モード (CCM) 動作では、最大リップル比はデューティ サイクルが 33% のときに発生します。最大リップル比の結果となる入力電圧は、次のように求めます。

式 38. Vin_RRmax=Vout_max×1-0.33=30V

したがって、最大入力電圧 Vin_max を使用して最大リップル比を計算する必要があります。

この例では、リップル比 0.3、入力電流の 30% が選択されています。スイッチング周波数と標準出力電圧が既知の場合、インダクタの値は次のように計算します。

式 39. Lm=Vin_maxIin×RR×1fsw×1-Vin_maxVout_max=18V29.2A×0.3×1400kHz×0.6=3.1µH

最も近い標準値である 3.3µH を Lm に対して選択しました。

標準入力電圧でのインダクタ リップル電流は、次のように計算します。

式 40. Ipp=Vin_typLm×1fsw×1-Vin_typVout=7.4A

フェライト コア インダクタを選択する場合は、ピーク電流制限時にインダクタが飽和しないようにしてください。フェライト コア インダクタのインダクタンスは飽和するまでほぼ一定です。フェライト コアは大きなサイズでコア損失が小さい特長があります。

パウダー コア インダクタの場合、DC 電流が大きくなるとインダクタンスは緩やかに低下します。この挙動は、大きいインダクタ電流でリップル電流の増加につながります。この例では、ピーク電流制限時にインダクタンスが 0A に比べて 70% まで低下します。ピーク電流制限時の電流リップルは、次のように求めます。

式 41. I p p _ b i a s = V i n _ t y p 0.7 × L m × 1 f s w × 1 - V i n _ t y p V o u t = 10.6 A