JAJSNT1 December   2025 ADS112S14 , ADS122S14

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 ノイズ性能
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  アナログ入力およびマルチプレクサ
      2. 7.3.2  プログラマブル ゲイン アンプ (PGA)
      3. 7.3.3  電圧リファレンス
        1. 7.3.3.1 内部リファレンス
        2. 7.3.3.2 外部リファレンス
        3. 7.3.3.3 リファレンス バッファ
      4. 7.3.4  クロック ソース
      5. 7.3.5  デルタ シグマ変調器
      6. 7.3.6  デジタル フィルタ
        1. 7.3.6.1 Sinc4 および Sinc4 + Sinc1 フィルタ
        2. 7.3.6.2 FIR フィルタ
        3. 7.3.6.3 デジタル フィルタのレイテンシ
        4. 7.3.6.4 グローバル チョップ モード
      7. 7.3.7  励起電流源 (IDAC)
      8. 7.3.8  バーンアウト電流源の電流 (BOCS)
      9. 7.3.9  汎用インターフェイス (GPIO)
        1. 7.3.9.1 FAULT 出力
        2. 7.3.9.2 DRDY 出力
      10. 7.3.10 システム モニタ
        1. 7.3.10.1 内部短絡 (オフセット較正)
        2. 7.3.10.2 内部温度センサ
        3. 7.3.10.3 外部リファレンス電圧読み戻し
        4. 7.3.10.4 電源の読み戻し
      11. 7.3.11 モニタおよびステータス フラグ
        1. 7.3.11.1 リセット (RESETn フラグ)
        2. 7.3.11.2 AVDD 低電圧モニタ (AVDD_UVn フラグ)
        3. 7.3.11.3 リファレンス低電圧モニタ (REV_UVn フラグ)
        4. 7.3.11.4 SPI CRC フォルト (SPI_CRC_FAULTn フラグ)
        5. 7.3.11.5 レジスタ マップ CRC 故障 (REG_MAP_CRC_FAULTn フラグ)
        6. 7.3.11.6 内部メモリ故障 (MEM_FAULTn フラグ)
        7. 7.3.11.7 レジスタ書き込み故障 (REG_WRITE_FAULTn フラグ)
        8. 7.3.11.8 DRDY インジケータ (DRDY ビット)
        9. 7.3.11.9 変換カウンタ (CONV_COUNT[3:0])
    4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーアップとリセット
        1. 7.4.1.1 パワーオン リセット (POR)
        2. 7.4.1.2 レジスタ書き込みによるリセット
        3. 7.4.1.3 SPI の入力パターンによるリセット
      2. 7.4.2 動作モード
        1. 7.4.2.1 アイドル モードとスタンバイ モード
        2. 7.4.2.2 パワーダウン モード
        3. 7.4.2.3 電力スケーラブル変換モード
          1. 7.4.2.3.1 連続変換モード
          2. 7.4.2.3.2 シングルショット変換モード
    5. 7.5 プログラミング
      1. 7.5.1  シリアル インターフェイス (SPI)
      2. 7.5.2  シリアル インターフェイス信号
        1. 7.5.2.1 チップ セレクト (CS)
        2. 7.5.2.2 シリアル クロック (SCLK)
        3. 7.5.2.3 シリアル データ入力 (SDI)
        4. 7.5.2.4 シリアル データ出力 / データ準備完了 (SDO/DRDY)
        5. 7.5.2.5 データ準備完了 (DRDY) ピン
      3. 7.5.3  シリアル インターフェイス通信構造
        1. 7.5.3.1 SPI フレーム
        2. 7.5.3.2 ステータス ヘッダ
        3. 7.5.3.3 SPI の CRC
      4. 7.5.4  デバイスのコマンド
        1. 7.5.4.1 動作なし (変換データの読み取り)
        2. 7.5.4.2 レジスタ読み取りコマンド
        3. 7.5.4.3 レジスタ書き込みコマンド
      5. 7.5.5  連続読み取りモード
        1. 7.5.5.1 連続読み取りモードでのレジスタの読み取り
      6. 7.5.6  デイジー チェーン動作
      7. 7.5.7  3 線式 SPI モード
        1. 7.5.7.1 3 線式 SPI モードにおけるフレームの再整列
      8. 7.5.8  新しい変換データの監視
        1. 7.5.8.1 DRDY ピンまたは SDO/DRDY ピンの監視
        2. 7.5.8.2 DRDY ビットと変換カウンタの読み取り
        3. 7.5.8.3 クロックのカウント
      9. 7.5.9  DRDY ピンの動作
      10. 7.5.10 変換データの形式
      11. 7.5.11 レジスタ マップ CRC
  9. 8 レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 シリアル インターフェイスの接続
      2. 9.1.2 複数のデバイスとのインターフェイス
      3. 9.1.3 未使用入出力
      4. 9.1.4 デバイスの初期化
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 ソフトウェアで構成可能な RTD 測定入力
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション特性の波形
        4. 9.2.1.4 設計バリアント – 3 つの IDAC を使用した自動リード ワイヤ補償付き 3 線式 RTD 測定
      2. 9.2.2 2 線式 RTD を使用した冷接点補償による熱電対測定
      3. 9.2.3 温度補償付き抵抗ブリッジ センサ測定
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 電源
      2. 9.3.2 電源シーケンス
      3. 9.3.3 電源のデカップリング
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

7.3.11 モニタおよびステータス フラグ

ADS1x2S14には、特定のデバイスまたはシステムの故障を検出してホストに通知するための、対応するステータス フラグを備えた一連のモニタが用意されています。表 7-8 では、使用可能なモニタの概要を示します。一部のモニタは、専用のモニタ有効化ビットを使用して有効にする必要があります。モニタの故障フラグは、読み取り用として STATUS_MSB レジスタで参照できます。モニタが故障を検出した場合、変換が進行中でない場合でも、対応する低アクティブの故障フラグは直ちに 0b に設定されます。

表 7-8 モニタの概要
モニタ名 モニタ有効ビット 故障フラグの監視 故障フラグのリセットのメカニズム
リセット 該当なし RESETn 「1b」を書き込むと、ビットは「1b」にクリアされます
AVDD 低電圧 該当なし AVDD_UVn 「1b」を書き込むと、ビットは「1b」にクリアされます
リファレンス低電圧ス REV_UV_EN REF_UVn 「1b」を書き込むと、ビットは「1b」にクリアされます
SPI の CRC SPI_CRC_EN SPI_CRC_FAULTn 前回の SPI フレームの CRC 結果に基づいて、各新規 SPI フレームごとに更新されます
レジスタ マップの CRC REG_MAP_CRC_EN REG_MAP_CRC_FAULTn 「1b」を書き込むと、ビットは「1b」にクリアされます
メモリ マップの CRC 該当なし MEM_FAULTn デバイスをリセットするか、電源を入れ直します
レジスタ書き込みエラー 該当なし REG_WRITE_FAULTn 次のレジスタ書き込みコマンドで更新

モニタに加えて、データ準備完了表示ビット (DRDY) が STATUS_MSB レジスタに用意されており、さらに STATUS_LSB レジスタには 4 ビットの変換カウンタがあります。

レジスタ読み取りコマンドを使用して必要に応じて STATUS_MSB または STATUS_LSB レジスタを読み出す代わりに、このデバイスは SDO の時に、各フレームの先頭 2 バイトとして STATUS ヘッダを出力できます。STATUS_EN ビットを使用して、ステータス ヘッダの送信をイネーブルします。16 ビットの ステータス ヘッダは、STATUS_MSB[7:0] と STATUS_LSB[7:0] の各レジスタ ビットを連結したものです。