JAJSNY4C April   2023  – August 2025 TPS3808E-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスのスレッショルド電圧
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 タイミング図
  8. 7 代表的特性
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 SENSE 入力
      2. 8.3.2 リセット遅延時間の選択
      3. 8.3.3 マニュアル RESET (MR) 入力
      4. 8.3.4 RESET 出力
    4. 8.4 デバイスの機能モード
      1. 8.4.1 通常動作 (VDD > VDD(min))
      2. 8.4.2 パワーオン リセット超、VDD(min) 未満 (VPOR ≤ VDD < VDD(min))
      3. 8.4.3 パワーオン リセット未満 (VDD < VPOR)
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 SENSE ピンに対する過渡電圧耐性
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス サポート
      1. 10.1.1 開発サポート
        1. 10.1.1.1 評価基板
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

9.4.1 レイアウトのガイドライン

VDD ピンへの接続が低インピーダンスであることを確認してください。0.1µF セラミック コンデンサを VDD ピンの近くに配置します。CT ピンにコンデンサを接続しない場合は、RESET 遅延時間に悪影響を与えないように、このピンの寄生容量を最小限に抑える必要があります。