JAJSOZ1A November   2024  – August 2026 LMK5B12212

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング図
    7. 6.7 代表的特性
  8. 7 パラメータ測定情報
    1. 7.1 差動電圧測定に関する用語
    2. 7.2 出力クロックのテスト構成
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
      1. 8.2.1 PLL アーキテクチャの概要
      2. 8.2.2 DPLL
        1. 8.2.2.1 独立 DPLL 動作
        2. 8.2.2.2 APLL を DPLL とカスケード接続
      3. 8.2.3 APLL のみモード
    3. 8.3 機能説明
      1. 8.3.1  発振器入力 (XO)
      2. 8.3.2  リファレンス入力
      3. 8.3.3  クロック入力インターフェイスおよび終端
      4. 8.3.4  リファレンス入力マルチプレクサの選択
        1. 8.3.4.1 自動入力選択
        2. 8.3.4.2 手動入力選択
      5. 8.3.5  ヒットレス スイッチング
        1. 8.3.5.1 位相キャンセルによるヒットレス スイッチング
        2. 8.3.5.2 位相スルー制御によるヒットレス スイッチング
      6. 8.3.6  リファレンス入力でのギャップド クロックのサポート
      7. 8.3.7  入力クロックおよび PLL 監視、ステータス、割り込み
        1. 8.3.7.1 XO 入力監視
        2. 8.3.7.2 リファレンス入力監視
          1. 8.3.7.2.1 リファレンス検証タイマ
          2. 8.3.7.2.2 周波数監視
          3. 8.3.7.2.3 ミッシング パルス モニタ (事後検出)
          4. 8.3.7.2.4 ラント パルス モニタ (早期検出)
          5. 8.3.7.2.5 1PPS 入力用位相有効モニタ
        3. 8.3.7.3 PLL ロック検出器
        4. 8.3.7.4 調整ワード履歴
        5. 8.3.7.5 ステータス出力
        6. 8.3.7.6 割り込み
      8. 8.3.8  PLL の関係
        1. 8.3.8.1  PLL 周波数の関係
          1. 8.3.8.1.1 APLL の位相周波数検出器 (PFD) とチャージ ポンプ
          2. 8.3.8.1.2 APLL VCO 周波数
          3. 8.3.8.1.3 DPLL TDC 周波数
          4. 8.3.8.1.4 DPLL VCO 周波数
          5. 8.3.8.1.5 クロック出力周波数
        2. 8.3.8.2  アナログ PLL (APLL1、APLL2)
        3. 8.3.8.3  APLL のリファレンスの経路
          1. 8.3.8.3.1 APLL の XO ダブラ
          2. 8.3.8.3.2 APLL の XO リファレンス (R) 分周器
        4. 8.3.8.4  APLL の帰還分周器の経路
          1. 8.3.8.4.1 シグマ-デルタ変調器 (SDM) 内蔵 APLL の N 分周器
        5. 8.3.8.5  APLL のループ フィルタ (LF1、LF2)
        6. 8.3.8.6  APLL の電圧制御発振器 (VCO1、VCO2)
          1. 8.3.8.6.1 VCO 較正
        7. 8.3.8.7  APLL の VCO クロック分配の経路
        8. 8.3.8.8  DPLL のリファレンス (R) 分周器の経路
        9. 8.3.8.9  DPLL の時間 / デジタル コンバータ (TDC)
        10. 8.3.8.10 DPLL のループ フィルタ (DLF)
        11. 8.3.8.11 DPLL の帰還 (FB) 分周器の経路
      9. 8.3.9  出力クロックの分配
      10. 8.3.10 出力ソース マルチプレクサ
      11. 8.3.11 出力チャネル マルチプレクサ
      12. 8.3.12 出力分周器 (OD)
      13. 8.3.13 出力遅延
      14. 8.3.14 クロック出力ドライバ
        1. 8.3.14.1 差動出力
        2. 8.3.14.2 LVCMOS 出力
        3. 8.3.14.3 SYSREF/1PPS 出力
      15. 8.3.15 LOL 中の出力の自動ミュート
      16. 8.3.16 出力クロックの起動時のグリッチなし
      17. 8.3.17 クロック出力のインターフェイスと終端
      18. 8.3.18 出力同期 (SYNC)
      19. 8.3.19 ゼロ遅延モード (ZDM)
      20. 8.3.20 DPLL プログラム可能位相遅延
      21. 8.3.21 時間経過カウンタ (TEC)
        1. 8.3.21.1 TEC 機能の設定
        2. 8.3.21.2 トリガ源としての SPI
        3. 8.3.21.3 TEC トリガ源としての GPIO ピン
          1. 8.3.21.3.1 例：TEC と GPIO1 をトリガとして使用して経過時間を測定
        4. 8.3.21.4 その他の TEC 動作
    4. 8.4 デバイスの機能モード
      1. 8.4.1 DPLL の動作状態
        1. 8.4.1.1 フリーラン
        2. 8.4.1.2 ロックの獲得
        3. 8.4.1.3 DPLL がロック済み
        4. 8.4.1.4 ホールドオーバー
      2. 8.4.2 デジタル制御発振器 (DCO) の周波数および位相調整
        1. 8.4.2.1 DPLL DCO の制御
        2. 8.4.2.2 DPLL DCO の相対調整周波数ステップ サイズ
        3. 8.4.2.3 APLL DCO の周波数ステップ サイズ
      3. 8.4.3 APLL の周波数制御
      4. 8.4.4 デバイスの起動
        1. 8.4.4.1 デバイス パワーオン リセット (POR)
        2. 8.4.4.2 PLL の起動シーケンス
        3. 8.4.4.3 レジスタ設定のスタートアップ オプション
        4. 8.4.4.4 GPIO1 および SCS_ADD 機能
        5. 8.4.4.5 ROM ページの選択
        6. 8.4.4.6 ROM の詳細説明
        7. 8.4.4.7 EEPROM オーバーレイ
      5. 8.4.5 プログラミング
        1. 8.4.5.1 メモリの概要
        2. 8.4.5.2 インターフェイスと制御
          1. 8.4.5.2.1 TICS Pro 経由でのプログラミング
          2. 8.4.5.2.2 SPI シリアル インターフェイス
          3. 8.4.5.2.3 I2C シリアル インターフェイス
        3. 8.4.5.3 レジスタの一般的なプログラミング シーケンス
        4. 8.4.5.4 EEPROM をプログラムする手順
          1. 8.4.5.4.1 SRAM のプログラミング方法の概要
          2. 8.4.5.4.2 レジスタコミット方式による EEPROM のプログラミング
          3. 8.4.5.4.3 直接書き込み方式または混合方式による EEPROM プログラミング
          4. 8.4.5.4.4 I2C アドレスの上位 5 ビットと EEPROM のリビジョン番号
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 デバイスの起動シーケンス
      2. 9.1.2 パワーダウン (PD#) ピン
      3. 9.1.3 起動のためのストラップ ピン
      4. 9.1.4 ピンの状態
      5. 9.1.5 ROM と EEPROM
      6. 9.1.6 電源レール シーケンシング、電源ランプ レート、および混在電源ドメイン
        1. 9.1.6.1 パワーオン リセット (POR) 回路
        2. 9.1.6.2 単一電源レールからの電源投入
        3. 9.1.6.3 分割電源レールからの電源投入
        4. 9.1.6.4 非単調または低速の電源投入時上昇
      7. 9.1.7 低速または遅延 XO 起動
      8. 9.1.8 APLL2 LDO を使用して XO に電力を供給
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 設計のベスト プラクティス
    4. 9.4 電源に関する推奨事項
      1. 9.4.1 電源バイパス
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
      3. 9.5.3 熱に関する信頼性
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 用語集
    6. 10.6 静電気放電に関する注意事項
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

9.1.8 APLL2 LDO を使用して XO に電力を供給

XO に降圧などのノイズの多い電源から電源を供給している場合、XO が生成するノイズは、XO の電源雑音比 (PSNR) が低い場合、クロック出力に発生します。場合によっては、CAP1_APLL2 (ピン 22) を、より安定した入力リファレンスを供給するための XO の代替電源として使用できます。図 9-3 に、APLL2 LDO を使用して外部 XO に電力を供給する方法の簡単なブロック図を示します。

この使用事例で適切に機能させるためには、設計において以下の要件を満たす必要があります。

  • APLL2 を使用してはなりません
  • LDO に流れる電流が 20mA を超えないようにする必要があります
  • 最高の PSRR 性能を得るには、VCO2 の電源をオフにした状態で APLL2 LDO を有効化する必要があります
  • CAP1_APLL2 ピンから 2.6V を出力するには、以下の APLL2 のイネーブル シーケンスを使用し、各ステップの間に 2ms 以上の遅延を持つ必要があります。APLL2_EN = 1 → ソフトリセットをトグル → APLL2_EN = 0

表 9-3 APLL2 LDO の PSRR 性能
周波数 (kHz) 負荷 (mA) VDD (V) 温度 (℃) PSRR (dB)
1 10 3.3 25 52
10 10 3.3 25 54
100 10 3.3 25 62
1 20 3.3 25 51
10 20 3.3 25 47
100 20 3.3 25 56
LMK5B12212 CAP1_APLL2 による XO 入力の供給図 9-3 CAP1_APLL2 による XO 入力の供給