LMK5B12212
2.5GHz BAW VCO (バルク弾性波による電圧制御発振器) 内蔵、超低ジッタ、12 個の出力、1 個の DPLL、2 個の APLL ネットワーク シンクロナイザ
LMK5B12212
- 超低ジッタ BAW
VCO ベースのイーサネット クロック
- 4MHz 1 次ハイパス フィルタ (HPF) を使用した 625MHz で 13fs の RMS ジッタ (標準値)
- 4MHz 1 次 HPF を使用した 312.5MHz で 24fs の RMS ジッタ (標準値)
- 312.5MHz での RMS ジッタ 42fs (標準値) / 60fs (最大値)
- 156.25MHz での RMS ジッタ 47fs (標準値) / 65fs (最大値)
-
2 つのアナログ位相ロック ループ (APLL) による 1 つの高性能デジタル位相ロック ループ (DPLL)
- 1mHz～4kHz にプログラム可能な DPLL ループ フィルタの帯域幅
- 1ppt 未満の DCO 周波数調整ステップ サイズ
- 2 差動またはシングルエンド DPLL 入力
- 入力周波数：1Hz (1PPS) ～ 800MHz
- デジタル ホールドオーバー および ヒットレス スイッチング
-
プログラム可能な HSDS、AC-LVPECL、LVDS、HSCL 形式による、
12
の差動出力
- 最大 16 つの合計周波数出力 (OUT0_P/N、OUT1 P/N、GPIO1、GPIO2 の 6 つの LVCMOS 周波数出力と、OUT2_P/N から OUT11_P/N までの 10 つの差動出力で構成した場合)
- プログラム可能なスイングおよび同相モードによる 1Hz (1PPS)～1250MHz の出力周波数
- PCIe Gen 1～6 準拠
- I2C または 3 線式 / 4 線式 SPI
LMK5B12212 は、タイミング精度が 5ns 未満 (クラス D) のイーサネット ベースのネットワーキング アプリケーションの厳しい要件を満たすように設計された、高性能ネットワーク シンクロナイザおよびジッタ クリーナです。
ネットワーク シンクロナイザは、ループ帯域幅 (LBW) がプログラム可能で外部ループ フィルタを使用しないヒットレス スイッチングとジッタ減衰を実現するために、DPLL を内蔵しており、最大限の柔軟性と使いやすさを備えています。DPLL は、提供されたリファレンス入力に対して内蔵 APLLの位相をロックします。
APLL1 は、TI 独自のバルク音響波 (BAW) 技術を用いた超高性能 PLL (BAW APLL) を搭載しており、DPLL のリファレンス入力周波数やジッタ特性に関係なく、42fs (代表値)/60fs (最大値) の RMS ジッタで 312.5MHz の出力クロックを生成できます。APLL2 には、2 番目の周波数および/または同期ドメインのオプションがあります。
リファレンス検証回路は、DPLL 基準クロックを監視し、スイッチオーバー イベントを検出すると入力間でヒットレス スイッチングを実行します。ゼロ遅延モード (ZDM) と位相キャンセルを有効にすることで、入力と出力の位相関係を制御できます。
本デバイスは、I2C または SPI インターフェイスを介して完全にプログラム可能です。内蔵 EEPROM を使用して、システムの起動クロックをカスタマイズできます。また、このデバイスには出荷時デフォルトの ROM プロファイルもフォールバック オプションとして用意されています。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMK5B12212 BAW VCO 搭載 イーサネット ベースのネットワーク アプリケーション用、1 DPLL、2 APLL、2 入力、12 出力、ネットワーク シンクロナイザ データシート | PDF | HTML | 英語版 | PDF | HTML | 2022/07/28 |
| アプリケーション・ノート | 差動信号およびシングル エンド信号の終端ガイドライン | PDF | HTML | 英語版 | PDF | HTML | 2025/12/19 | |
| アプリケーション・ノート | PLL デバイスの発振器電源の考慮事項 | PDF | HTML | 英語版 | PDF | HTML | 2025/11/19 | |
| ユーザー・ガイド | LMK5B12212 Programmer's Guide (Rev. A) | PDF | HTML | 2025/11/17 | |||
| 証明書 | LMK5B12212EVM EU Declaration of Conformity (DoC) | PDF | HTML | 2023/09/29 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK5B12212EVM — LMK5B12212 評価基板
LMK5B12212 は、LMK5B12212 ネットワーク クロック ジェネレータ / シンクロナイザの評価基板 (EVM) です。この評価基板 (EVM) は、デバイスの評価、準拠試験、システムのプロトタイプ製作に使用できます。 LMK5B12212 は、3 個のアナログ PLL (APLL) と、ループ帯域幅がプログラマブルな 3 個のデジタル PLL (DPLL) を統合しています。この評価基板 (EVM) は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力向けの SMA コネクタを複数搭載しています。TCXO (...)
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-PERFDATA-DESIGN — Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGC) | 64 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。