JAJSSV6 December   2025 ADS9324

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 タイミング図
  7. 6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  アナログ入力
      2. 7.3.2  入力クランプ保護回路
      3. 7.3.3  アナログ入力インピーダンス
      4. 7.3.4  プログラマブル ゲイン アンプ (PGA)
      5. 7.3.5  ADC の伝達関数
      6. 7.3.6  リファレンス
      7. 7.3.7  オープン ワイヤ セーフ モード
      8. 7.3.8  システム オフセット較正
      9. 7.3.9  システム ゲイン キャリブレーション
      10. 7.3.10 ADC ゲインおよび位相誤差のキャリブレーション
      11. 7.3.11 デジタル フィルタ
        1. 7.3.11.1 システム位相キャリブレーション
        2. 7.3.11.2 ブロック平均フィルタ
        3. 7.3.11.3 移動平均フィルタ
        4. 7.3.11.4 ローパス FIR フィルタ
      12. 7.3.12 デジタル ウィンドウ コンパレータ
      13. 7.3.13 アラーム モード
      14. 7.3.14 データ インターフェイス
        1. 7.3.14.1 ADC チャネル モード
        2. 7.3.14.2 デイジー チェーン
        3. 7.3.14.3 診断フラグ
        4. 7.3.14.4 ADC 出力データ ランダマイザー
        5. 7.3.14.5 データ インターフェイスのテスト パターン
        6. 7.3.14.6 デジタル出力ドライブ強度制御
        7. 7.3.14.7 デジタル出力遅延調整
    4. 7.4 デバイスの機能モード
      1. 7.4.1 リセット
      2. 7.4.2 通常動作
      3. 7.4.3 スタンバイ モード
    5. 7.5 プログラミング
      1. 7.5.1 レジスタ書き込み動作
      2. 7.5.2 レジスタ読み取り動作
      3. 7.5.3 初期化例 ー SDOUT によるシングル レーン モード
  9. 8 レジスタ マップ
    1. 8.1 ADS93xx 共通レジスタ
    2. 8.2 AIN1 ～ AIN8 チャネル レジスタ
    3. 8.3 AIN9 ～ AIN16 チャネル レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 パワー オートメーション向け 16チャネル データ収集システム (DAQ)
        1. 9.2.1.1 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
        1. 9.4.1.1 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1. 12.1 メカニカル データ

8.3 AIN9 ～ AIN16 チャネル レジスタ

表 8-72 は、AIN9 - AIN16 のメモリ マップト レジスタを一覧表示します。表 8-72 にないレジスタ オフセット アドレスはすべて予約済みと見なして、レジスタの内容は変更しないでください。

表 8-72 AIN9 - AIN16 チャネル
アドレス略称ビット 15ビット 14ビット 13ビット 12ビット 11ビット 10ビット 9ビット 8
ビット 7ビット 6ビット 5ビット 4ビット 3ビット 2ビット 1ビット 0
0x08PGA_CONFIG_AIN15_16CME_CORR_EN_AIN15CM_RANGE_AIN15[2:0]予約済みINPUT_RANGE_AIN15[2:0]
CME_CORR_EN_AIN16CM_RANGE_AIN16[2:0]予約済みINPUT_RANGE_AIN16[2:0]
0x09PGA_CONFIG_AIN13_14CME_CORR_EN_AIN13CM_RANGE_AIN13[2:0]予約済みINPUT_RANGE_AIN13[2:0]
CME_CORR_EN_AIN14CM_RANGE_AIN14[2:0]予約済みINPUT_RANGE_AIN14[2:0]
0x0APGA_CONFIG_AIN11_12CME_CORR_EN_AIN11CM_RANGE_AIN11[2:0]予約済みINPUT_RANGE_AIN11[2:0]
CME_CORR_EN_AIN12CM_RANGE_AIN12[2:0]予約済みINPUT_RANGE_AIN12[2:0]
0x0BPGA_CONFIG_AIN9_10CME_CORR_EN_AIN9CM_RANGE_AIN9[2:0]予約済みINPUT_RANGE_AIN9[2:0]
CME_CORR_EN_AIN10CM_RANGE_AIN10[2:0]予約済みINPUT_RANGE_AIN10[2:0]
0x0CPGA_BW_SEL_AIN9_16PGA_BW_SEL_AIN9[1:0]PGA_BW_SEL_AIN10[1:0]PGA_BW_SEL_AIN11[1:0]PGA_BW_SEL_AIN12[1:0]
PGA_BW_SEL_AIN13[1:0]PGA_BW_SEL_AIN14[1:0]PGA_BW_SEL_AIN15[1:0]PGA_BW_SEL_AIN16[1:0]
0x0DPHASE_DELAY_AIN15_16PHASE_DELAY_AIN15[7:0]
PHASE_DELAY_AIN16[7:0]
0x0EPHASE_DELAY_AIN13_14PHASE_DELAY_AIN13[7:0]
PHASE_DELAY_AIN14[7:0]
0x0FPHASE_DELAY_AIN11_12PHASE_DELAY_AIN11[7:0]
PHASE_DELAY_AIN12[7:0]
0x10PHASE_DELAY_AIN9_10PHASE_DELAY_AIN9[7:0]
PHASE_DELAY_AIN10[7:0]
0x11OFS_AIN16予約済みOFS_AIN16[9:0]
OFS_AIN16[9:0]
0x12OFS_AIN15予約済みOFS_AIN15[9:0]
OFS_AIN15[9:0]
0x13OFS_AIN14予約済みOFS_AIN14[9:0]
OFS_AIN14[9:0]
0x14OFS_AIN13予約済みOFS_AIN13[9:0]
OFS_AIN13[9:0]
0x15OFS_AIN12予約済みOFS_AIN12[9:0]
OFS_AIN12[9:0]
0x16OFS_AIN11予約済みOFS_AIN11[9:0]
OFS_AIN11[9:0]
0x17OFS_AIN10予約済みOFS_AIN10[9:0]
OFS_AIN10[9:0]
0x18OFS_AIN9予約済みOFS_AIN9[9:0]
OFS_AIN9[9:0]
0x19GAN_AIN16予約済みGAN_AIN16[13:0]
GAN_AIN16[13:0]
0x1AGAN_AIN15予約済みGAN_AIN15[13:0]
GAN_AIN15[13:0]
0x1BGAN_AIN14予約済みGAN_AIN14[13:0]
GAN_AIN14[13:0]
0x1CGAN_AIN13予約済みGAN_AIN13[13:0]
GAN_AIN13[13:0]
0x1DGAN_AIN12予約済みGAN_AIN12[13:0]
GAN_AIN12[13:0]
0x1EGAN_AIN11予約済みGAN_AIN11[13:0]
GAN_AIN11[13:0]
0x1FGAN_AIN10予約済みGAN_AIN10[13:0]
GAN_AIN10[13:0]
0x20GAN_AIN9予約済みGAN_AIN9[13:0]
GAN_AIN9[13:0]
0x21DWC_CFGDWC_STAT_RST予約済みDWC_GLITCH_FILT[3:0]
DWC_EN_AIN9DWC_EN_AIN10DWC_EN_AIN11DWC_EN_AIN12DWC_EN_AIN13DWC_EN_AIN14DWC_EN_AIN15DWC_EN_AIN16
0x22DWC_TH_AIN16HIGH_TH_AIN16[7:0]
LOW_TH_AIN16[7:0]
0x23DWC_TH_AIN15HIGH_TH_AIN15[7:0]
LOW_TH_AIN15[7:0]
0x24DWC_TH_AIN14HIGH_TH_AIN14[7:0]
LOW_TH_AIN14[7:0]
0x25DWC_TH_AIN13HIGH_TH_AIN13[7:0]
LOW_TH_AIN13[7:0]
0x26DWC_TH_AIN12HIGH_TH_AIN12[7:0]
LOW_TH_AIN12[7:0]
0x27DWC_TH_AIN11HIGH_TH_AIN11[7:0]
LOW_TH_AIN11[7:0]
0x28DWC_TH_AIN10HIGH_TH_AIN10[7:0]
LOW_TH_AIN10[7:0]
0x29DWC_TH_AIN9HIGH_TH_AIN9[7:0]
LOW_TH_AIN9[7:0]
0x2ADWC_HYS_AIN15_16HYS_AIN15[7:0]
HYS_AIN16[7:0]
0x2BDWC_HYS_AIN13_14HYS_AIN13[7:0]
HYS_AIN14[7:0]
0x2CDWC_HYS_AIN11_12HYS_AIN11[7:0]
HYS_AIN12[7:0]
0x2DDWC_HYS_AIN9_10HYS_AIN9[7:0]
HYS_AIN10[7:0]
0x2ETP_CFG予約済み
予約済みTP_MODE[2:0]予約済みTP_DIS_IDXTP_UPD_MODETP_EN
0x2FTP_AIN16TP_AIN16[15:0]
TP_AIN16[15:0]
0x30TP_AIN15TP_AIN15[15:0]
TP_AIN15[15:0]
0x31TP_AIN14TP_AIN14[15:0]
TP_AIN14[15:0]
0x32TP_AIN13TP_AIN13[15:0]
TP_AIN13[15:0]
0x33TP_AIN12TP_AIN12[15:0]
TP_AIN12[15:0]
0x34TP_AIN11TP_AIN11[15:0]
TP_AIN11[15:0]
0x35TP_AIN10TP_AIN10[15:0]
TP_AIN10[15:0]
0x36TP_AIN9TP_AIN9[15:0]
TP_AIN9[15:0]
0x37GEN_CFG5予約済み
予約済みOFS_CORR_DISGAN_CORR_DIS
0x3EDWC_FLAG_AIN9_16HIGH_FLAG_AIN9HIGH_FLAG_AIN10HIGH_FLAG_AIN11HIGH_FLAG_AIN12HIGH_FLAG_AIN13HIGH_FLAG_AIN14HIGH_FLAG_AIN15HIGH_FLAG_AIN16
LOW_FLAG_AIN9LOW_FLAG_AIN10LOW_FLAG_AIN11LOW_FLAG_AIN12LOW_FLAG_AIN13LOW_FLAG_AIN14LOW_FLAG_AIN15LOW_FLAG_AIN16

表の小さなセルに収まるように、複雑なビット アクセス タイプを記号で表記しています。表 8-73 に、このセクションでアクセス タイプに使用しているコードを示します。

表 8-73 AIN9〜AIN16 チャネル アクセス タイプ コード
アクセス タイプコード説明
読み取りタイプ
RR読み出し
書き込みタイプ
WW書き込み
リセットまたはデフォルト値
-nリセット後の値またはデフォルト値

8.3.1 PGA_CONFIG_AIN15_16 レジスタ (アドレス = 0x08) [リセット = 0x0000]

概略表に戻ります。

図 8-68 PGA_CONFIG_AIN15_16 レジスタ
15141312111098
CME_CORR_EN_AIN15CM_RANGE_AIN15[2:0]予約済みINPUT_RANGE_AIN15[2:0]
R/W-0bR/W-000bR/W-0bR/W-000b
76543210
CME_CORR_EN_AIN16CM_RANGE_AIN16[2:0]予約済みINPUT_RANGE_AIN16[2:0]
R/W-0bR/W-000bR/W-0bR/W-000b
表 8-74 PGA_CONFIG_AIN15_16 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15CME_CORR_EN_AIN15R/W0b同相モード誤り訂正をイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
14:12CM_RANGE_AIN15[2:0]R/W000b入力信号タイプを選択します。
  • 000b = 差動 (±12.5V 同相モード範囲)
  • 101b = シングル エンド
  • 110b= シングル エンド オープン ワイヤ安全
11予約済みR/W0b予約済み。デフォルトのリセット値から変更しないでください。
10:8INPUT_RANGE_AIN15[2:0]R/W000bAIN15 アナログ入力範囲の選択。
  • 000b = ±5V
  • 001b = 予約済み
  • 010b = ±2.5V
  • 011b = ±6.25V
  • 100b = ±10V
  • 101b = ±12.5V
  • 110b = 予約済み
  • 111b = 予約済み
7CME_CORR_EN_AIN16R/W0b同相モード誤り訂正をイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
6:4CM_RANGE_AIN16[2:0]R/W000b入力信号タイプを選択します。
  • 000b = 差動 (±12.5V 同相モード範囲)
  • 101b = シングル エンド
  • 110b= シングル エンド オープン ワイヤ安全
3予約済みR/W0b予約済み。デフォルトのリセット値から変更しないでください。
2:0INPUT_RANGE_AIN16[2:0]R/W000bAIN16 アナログ入力範囲の選択。
  • 000b = ±5V
  • 001b = 予約済み
  • 010b = ±2.5V
  • 011b = ±6.25V
  • 100b = ±10V
  • 101b = ±12.5V
  • 110b = 予約済み
  • 111b = 予約済み

8.3.2 PGA_CONFIG_AIN13_14 レジスタ (アドレス = 0x09) [リセット = 0x0000]

概略表に戻ります。

図 8-69 PGA_CONFIG_AIN13_14 レジスタ
15141312111098
CME_CORR_EN_AIN13CM_RANGE_AIN13[2:0]予約済みINPUT_RANGE_AIN13[2:0]
R/W-0bR/W-000bR/W-0bR/W-000b
76543210
CME_CORR_EN_AIN14CM_RANGE_AIN14[2:0]予約済みINPUT_RANGE_AIN14[2:0]
R/W-0bR/W-000bR/W-0bR/W-000b
表 8-75 PGA_CONFIG_AIN13_14 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15CME_CORR_EN_AIN13R/W0b同相モード誤り訂正をイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
14:12CM_RANGE_AIN13[2:0]R/W000b入力信号タイプを選択します。
  • 000b = 差動 (±12.5V 同相モード範囲)
  • 101b = シングル エンド
  • 110b= シングル エンド オープン ワイヤ安全
11予約済みR/W0b予約済み。デフォルトのリセット値から変更しないでください。
10:8INPUT_RANGE_AIN13[2:0]R/W000bAIN13 アナログ入力範囲の選択。
  • 000b = ±5V
  • 001b = 予約済み
  • 010b = ±2.5V
  • 011b = ±6.25V
  • 100b = ±10V
  • 101b = ±12.5V
  • 110b = 予約済み
  • 111b = 予約済み
7CME_CORR_EN_AIN14R/W0b同相モード誤り訂正をイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
6:4CM_RANGE_AIN14[2:0]R/W000b入力信号タイプを選択します。
  • 000b = 差動 (±12.5V 同相モード範囲)
  • 101b = シングル エンド
  • 110b= シングル エンド オープン ワイヤ安全
3予約済みR/W0b予約済み。デフォルトのリセット値から変更しないでください。
2:0INPUT_RANGE_AIN14[2:0]R/W000bAIN14 アナログ入力範囲の選択。
  • 000b = ±5V
  • 001b = 予約済み
  • 010b = ±2.5V
  • 011b = ±6.25V
  • 100b = ±10V
  • 101b = ±12.5V
  • 110b = 予約済み
  • 111b = 予約済み

8.3.3 PGA_CONFIG_AIN11_12 レジスタ (アドレス = 0x0A) [リセット = 0x0000]

概略表に戻ります。

図 8-70 PGA_CONFIG_AIN11_12 レジスタ
15141312111098
CME_CORR_EN_AIN11CM_RANGE_AIN11[2:0]予約済みINPUT_RANGE_AIN11[2:0]
R/W-0bR/W-000bR/W-0bR/W-000b
76543210
CME_CORR_EN_AIN12CM_RANGE_AIN12[2:0]予約済みINPUT_RANGE_AIN12[2:0]
R/W-0bR/W-000bR/W-0bR/W-000b
表 8-76 PGA_CONFIG_AIN11_12 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15CME_CORR_EN_AIN11R/W0b同相モード誤り訂正をイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
14:12CM_RANGE_AIN11[2:0]R/W000b入力信号タイプを選択します。
  • 000b = 差動 (±12.5V 同相モード範囲)
  • 101b = シングル エンド
  • 110b= シングル エンド オープン ワイヤ安全
11予約済みR/W0b予約済み。デフォルトのリセット値から変更しないでください。
10:8INPUT_RANGE_AIN11[2:0]R/W000bAIN11 アナログ入力範囲の選択。
  • 000b = ±5V
  • 001b = 予約済み
  • 010b = ±2.5V
  • 011b = ±6.25V
  • 100b = ±10V
  • 101b = ±12.5V
  • 110b = 予約済み
  • 111b = 予約済み
7CME_CORR_EN_AIN12R/W0b同相モード誤り訂正をイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
6:4CM_RANGE_AIN12[2:0]R/W000b入力信号タイプを選択します。
  • 000b = 完全差動 (±12.5V CM 範囲)
  • 101b = シングル エンド
  • 110b= シングル エンド オープン ワイヤ安全
3予約済みR/W0b予約済み。デフォルトのリセット値から変更しないでください。
2:0INPUT_RANGE_AIN12[2:0]R/W000bAIN12 アナログ入力範囲の選択。
  • 000b = ±5V
  • 001b = 予約済み
  • 010b = ±2.5V
  • 011b = ±6.25V
  • 100b = ±10V
  • 101b = ±12.5V
  • 110b = 予約済み
  • 111b = 予約済み

8.3.4 PGA_CONFIG_AIN9_10 レジスタ (アドレス = 0x0B) [リセット = 0x0000]

概略表に戻ります。

図 8-71 PGA_CONFIG_AIN9_10 レジスタ
15141312111098
CME_CORR_EN_AIN9CM_RANGE_AIN9[2:0]予約済みINPUT_RANGE_AIN9[2:0]
R/W-0bR/W-000bR/W-0bR/W-000b
76543210
CME_CORR_EN_AIN10CM_RANGE_AIN10[2:0]予約済みINPUT_RANGE_AIN10[2:0]
R/W-0bR/W-000bR/W-0bR/W-000b
表 8-77 PGA_CONFIG_AIN9_10 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15CME_CORR_EN_AIN9R/W0b同相モード誤り訂正をイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
14:12CM_RANGE_AIN9[2:0]R/W000b入力信号タイプを選択します。
  • 000b = 差動 (±12.5V 同相モード範囲)
  • 101b = シングル エンド
  • 110b= シングル エンド オープン ワイヤ安全
11予約済みR/W0b予約済み。デフォルトのリセット値から変更しないでください。
10:8INPUT_RANGE_AIN9[2:0]R/W000bAIN9 アナログ入力範囲の選択。
  • 000b = ±5V
  • 001b = 予約済み
  • 010b = ±2.5V
  • 011b = ±6.25V
  • 100b = ±10V
  • 101b = ±12.5V
  • 110b = 予約済み
  • 111b = 予約済み
7CME_CORR_EN_AIN10R/W0b同相モード誤り訂正をイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
6:4CM_RANGE_AIN10[2:0]R/W000b入力信号タイプを選択します。
  • 000b = 差動 (±12.5V 同相モード範囲)
  • 101b = シングル エンド
  • 110b= シングル エンド オープン ワイヤ安全
3予約済みR/W0b予約済み。デフォルトのリセット値から変更しないでください。
2:0INPUT_RANGE_AIN10[2:0]R/W000bAIN10 アナログ入力範囲の選択。
  • 000b = ±5V
  • 001b = 予約済み
  • 010b = ±2.5V
  • 011b = ±6.25V
  • 100b = ±10V
  • 101b = ±12.5V
  • 110b = 予約済み
  • 111b = 予約済み

8.3.5 PGA_BW_SEL_AIN9_16 レジスタ (アドレス = 0x0C) [リセット = 0x0000]

概略表に戻ります。

図 8-72 PGA_BW_SEL_AIN9_16 レジスタ
15141312111098
PGA_BW_SEL_AIN9[1:0]PGA_BW_SEL_AIN10[1:0]PGA_BW_SEL_AIN11[1:0]PGA_BW_SEL_AIN12[1:0]
R/W-00bR/W-00bR/W-00bR/W-00b
76543210
PGA_BW_SEL_AIN13[1:0]PGA_BW_SEL_AIN14[1:0]PGA_BW_SEL_AIN15[1:0]PGA_BW_SEL_AIN16[1:0]
R/W-00bR/W-00bR/W-00bR/W-00b
表 8-78 PGA_BW_SEL_AIN9_16 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:14PGA_BW_SEL_AIN9[1:0]R/W00bAIN9 アナログ ローパス フィルタ構成制御。
  • 00b = 低帯域幅
  • 01b = 広帯域幅
  • 10b = 予約済み
  • 11b = 予約済み
13:12PGA_BW_SEL_AIN10[1:0]R/W00bAIN10 アナログ ローパス フィルタ構成制御。
  • 00b = 低帯域幅
  • 01b = 広帯域幅
  • 10b = 予約済み
  • 11b = 予約済み
11:10PGA_BW_SEL_AIN11[1:0]R/W00bAIN11 アナログ ローパス フィルタ構成制御。
  • 00b = 低帯域幅
  • 01b = 広帯域幅
  • 10b = 予約済み
  • 11b = 予約済み
9:8PGA_BW_SEL_AIN12[1:0]R/W00bAIN12 アナログ ローパス フィルタ構成制御。
  • 00b = 低帯域幅
  • 01b = 広帯域幅
  • 10b = 予約済み
  • 11b = 予約済み
7:6PGA_BW_SEL_AIN13[1:0]R/W00bAIN13 アナログ ローパス フィルタ構成制御。
  • 00b = 低帯域幅
  • 01b = 広帯域幅
  • 10b = 予約済み
  • 11b = 予約済み
5:4PGA_BW_SEL_AIN14[1:0]R/W00bAIN14 アナログローパス フィルタ構成制御。
  • 00b = 低帯域幅
  • 01b = 広帯域幅
  • 10b = 予約済み
  • 11b = 予約済み
3:2PGA_BW_SEL_AIN15[1:0]R/W00bAIN15 アナログ ローパス フィルタ構成制御。
  • 00b = 低帯域幅
  • 01b = 広帯域幅
  • 10b = 予約済み
  • 11b = 予約済み
1:0PGA_BW_SEL_AIN16[1:0]R/W00bAIN16 アナログ ローパス フィルタ構成制御。
  • 00b = 低帯域幅
  • 01b = 広帯域幅
  • 10b = 予約済み
  • 11b = 予約済み

8.3.6 PHASE_DELAY_AIN15_16 レジスタ (アドレス = 0x0D) [リセット = 0x0000]

概略表に戻ります。

図 8-73 PHASE_DELAY_AIN15_16 レジスタ
15141312111098
PHASE_DELAY_AIN15[7:0]
R/W-00000000b
76543210
PHASE_DELAY_AIN16[7:0]
R/W-00000000b
表 8-79 PHASE_DELAY_AIN15_16 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8PHASE_DELAY_AIN15[7:0]R/W00000000b位相遅延 = n × ADC CONVST クロック (n は 0〜255 です。)
7:0PHASE_DELAY_AIN16[7:0]R/W00000000b位相遅延 = n × ADC CONVST クロック (n は 0 〜 255 です。)

8.3.7 PHASE_DELAY_AIN13_14 レジスタ (アドレス = 0x0E) [リセット = 0x0000]

概略表に戻ります。

図 8-74 PHASE_DELAY_AIN13_14 レジスタ
15141312111098
PHASE_DELAY_AIN13[7:0]
R/W-00000000b
76543210
PHASE_DELAY_AIN14[7:0]
R/W-00000000b
表 8-80 PHASE_DELAY_AIN13_14 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8PHASE_DELAY_AIN13[7:0]R/W00000000b位相遅延 = n × CONVST_CLK (n は 0 〜 255 です。)
7:0PHASE_DELAY_AIN14[7:0]R/W00000000b位相遅延 = n × CONVST_CLK (n は 0 〜 255 です。)

8.3.8 PHASE_DELAY_AIN11_12 レジスタ (アドレス = 0x0F) [リセット = 0x0000]

概略表に戻ります。

図 8-75 PHASE_DELAY_AIN11_12 レジスタ
15141312111098
PHASE_DELAY_AIN11[7:0]
R/W-00000000b
76543210
PHASE_DELAY_AIN12[7:0]
R/W-00000000b
表 8-81 PHASE_DELAY_AIN11_12 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8PHASE_DELAY_AIN11[7:0]R/W00000000b位相遅延 = n × CONVST_CLK (n は 0 〜 255 です。)
7:0PHASE_DELAY_AIN12[7:0]R/W00000000b位相遅延 = n × CONVST_CLK (n は 0 〜255 です。)

8.3.9 PHASE_DELAY_AIN9_10 レジスタ (アドレス = 0x10) [リセット = 0x0000]

概略表に戻ります。

図 8-76 PHASE_DELAY_AIN9_10 レジスタ
15141312111098
PHASE_DELAY_AIN9[7:0]
R/W-00000000b
76543210
PHASE_DELAY_AIN10[7:0]
R/W-00000000b
表 8-82 PHASE_DELAY_AIN9_10 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8PHASE_DELAY_AIN9[7:0]R/W00000000b位相遅延 = n × CONVST_CLK (n は 0 〜 255 です。)
7:0PHASE_DELAY_AIN10[7:0]R/W00000000b位相遅延 = n × CONVST_CLK (n は 0 〜 255 です。)

8.3.10 OFS_AIN16 レジスタ (アドレス = 0x11) [リセット = 0x0000]

概略表に戻ります。

図 8-77 OFS_AIN16 レジスタ
15141312111098
予約済みOFS_AIN16[9:0]
R/W-000000bR/W-0000000000b
76543210
OFS_AIN16[9:0]
R/W-0000000000b
表 8-83 OFS_AIN16 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:10予約済みR/W000000b予約済み。デフォルトのリセット値から変更しないでください。
9:0OFS_AIN16[9:0]R/W0000000000bAIN16 のオフセット補正レジスタ。
オフセット値は、2 の補数表記です。オフセット演算は、ゲイン演算よりも先に行われます。

8.3.11 OFS_AIN15 レジスタ (アドレス = 0x12) [リセット = 0x0000]

概略表に戻ります。

図 8-78 OFS_AIN15 レジスタ
15141312111098
予約済みOFS_AIN15[9:0]
R/W-000000bR/W-0000000000b
76543210
OFS_AIN15[9:0]
R/W-0000000000b
表 8-84 OFS_AIN15 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:10予約済みR/W000000b予約済み。デフォルトのリセット値から変更しないでください。
9:0OFS_AIN15[9:0]R/W0000000000bAIN15 のオフセット補正レジスタ。
オフセット値は、2 の補数表記です。オフセット演算は、ゲイン演算よりも先に行われます。

8.3.12 OFS_AIN14 レジスタ (アドレス = 0x13) [リセット = 0x0000]

概略表に戻ります。

図 8-79 OFS_AIN14 レジスタ
15141312111098
予約済みOFS_AIN14[9:0]
R/W-000000bR/W-0000000000b
76543210
OFS_AIN14[9:0]
R/W-0000000000b
表 8-85 OFS_AIN14 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:10予約済みR/W000000b予約済み。デフォルトのリセット値から変更しないでください。
9:0OFS_AIN14[9:0]R/W0000000000bAIN14 のオフセット補正レジスタ。
オフセット値は、2 の補数表記です。オフセット演算は、ゲイン演算よりも先に行われます。

8.3.13 OFS_AIN13 レジスタ (アドレス = 0x14) [リセット = 0x0000]

概略表に戻ります。

図 8-80 OFS_AIN13 レジスタ
15141312111098
予約済みOFS_AIN13[9:0]
R/W-000000bR/W-0000000000b
76543210
OFS_AIN13[9:0]
R/W-0000000000b
表 8-86 OFS_AIN13 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:10予約済みR/W000000b予約済み。デフォルトのリセット値から変更しないでください。
9:0OFS_AIN13[9:0]R/W0000000000bAIN13 のオフセット補正レジスタ。
オフセット値は、2 の補数表記です。オフセット演算は、ゲイン演算よりも先に行われます。

8.3.14 OFS_AIN12 レジスタ (アドレス = 0x15) [リセット = 0x0000]

概略表に戻ります。

図 8-81 OFS_AIN12 レジスタ
15141312111098
予約済みOFS_AIN12[9:0]
R/W-000000bR/W-0000000000b
76543210
OFS_AIN12[9:0]
R/W-0000000000b
表 8-87 OFS_AIN12 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:10予約済みR/W000000b予約済み。デフォルトのリセット値から変更しないでください。
9:0OFS_AIN12[9:0]R/W0000000000bAIN12 のオフセット補正レジスタ。
オフセット値は、2 の補数表記です。オフセット演算は、ゲイン演算よりも先に行われます。

8.3.15 OFS_AIN11 レジスタ (アドレス = 0x16) [リセット = 0x0000]

概略表に戻ります。

図 8-82 OFS_AIN11 レジスタ
15141312111098
予約済みOFS_AIN11[9:0]
R/W-000000bR/W-0000000000b
76543210
OFS_AIN11[9:0]
R/W-0000000000b
表 8-88 OFS_AIN11 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:10予約済みR/W000000b予約済み。デフォルトのリセット値から変更しないでください。
9:0OFS_AIN11[9:0]R/W0000000000bAIN11 のオフセット補正レジスタ。
オフセット値は、2 の補数表記です。オフセット演算は、ゲイン演算よりも先に行われます。

8.3.16 OFS_AIN10 レジスタ (アドレス = 0x17) [リセット = 0x0000]

概略表に戻ります。

図 8-83 OFS_AIN10 レジスタ
15141312111098
予約済みOFS_AIN10[9:0]
R/W-000000bR/W-0000000000b
76543210
OFS_AIN10[9:0]
R/W-0000000000b
表 8-89 OFS_AIN10 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:10予約済みR/W000000b予約済み。デフォルトのリセット値から変更しないでください。
9:0OFS_AIN10[9:0]R/W0000000000bAIN10 のオフセット補正レジスタ。
オフセット値は、2 の補数表記です。オフセット演算は、ゲイン演算よりも先に行われます。

8.3.17 OFS_AIN9 レジスタ (アドレス = 0x18) [リセット = 0x0000]

概略表に戻ります。

図 8-84 OFS_AIN9 レジスタ
15141312111098
予約済みOFS_AIN9[9:0]
R/W-000000bR/W-0000000000b
76543210
OFS_AIN9[9:0]
R/W-0000000000b
表 8-90 OFS_AIN9 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:10予約済みR/W000000b予約済み。デフォルトのリセット値から変更しないでください。
9:0OFS_AIN9[9:0]R/W0000000000bAIN9 のオフセット補正レジスタ。
オフセット値は、2 の補数表記です。オフセット演算は、ゲイン演算よりも先に行われます。

8.3.18 GAN_AIN16 レジスタ (アドレス = 0x19) [リセット = 0x0000]

概略表に戻ります。

図 8-85 GAN_AIN16 レジスタ
15141312111098
予約済みGAN_AIN16[13:0]
R/W-00bR/W-00000000000000b
76543210
GAN_AIN16[13:0]
R/W-00000000000000b
表 8-91 GAN_AIN16 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:14予約済みR/W00b予約済み。デフォルトのリセット値から変更しないでください。
13:0GAN_AIN16[13:0]R/W00000000000000bAIN16 のゲイン補正レジスタ。
ゲイン補正値は 2 の補数表現で、オフセット動作の後に行われます。ゲイン動作中、変換データには (1 + GAN_AINn[13:0] / 10000h) を掛けられます。

8.3.19 GAN_AIN15 レジスタ (アドレス = 0x1A) [リセット = 0x0000]

概略表に戻ります。

図 8-86 GAN_AIN15 レジスタ
15141312111098
予約済みGAN_AIN15[13:0]
R/W-00bR/W-00000000000000b
76543210
GAN_AIN15[13:0]
R/W-00000000000000b
表 8-92 GAN_AIN15 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:14予約済みR/W00b予約済み。デフォルトのリセット値から変更しないでください。
13:0GAN_AIN15[13:0]R/W00000000000000bAIN15 のゲイン補正レジスタ。
ゲイン補正値は 2 の補数表現で、オフセット動作の後に行われます。ゲイン動作中、変換データには (1 + GAN_AINn[13:0] / 10000h) を掛けられます。

8.3.20 GAN_AIN14 レジスタ (アドレス = 0x1B) [リセット = 0x0000]

概略表に戻ります。

図 8-87 GAN_AIN14 レジスタ
15141312111098
予約済みGAN_AIN14[13:0]
R/W-00bR/W-00000000000000b
76543210
GAN_AIN14[13:0]
R/W-00000000000000b
表 8-93 GAN_AIN14 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:14予約済みR/W00b予約済み。デフォルトのリセット値から変更しないでください。
13:0GAN_AIN14[13:0]R/W00000000000000bAIN14 のゲイン補正レジスタ。
ゲイン補正値は 2 の補数表現で、オフセット動作の後に行われます。ゲイン動作中、変換データには (1 + GAN_AINn[13:0] / 10000h) を掛けられます。

8.3.21 GAN_AIN13 レジスタ (アドレス = 0x1C) [リセット = 0x0000]

概略表に戻ります。

図 8-88 GAN_AIN13 レジスタ
15141312111098
予約済みGAN_AIN13[13:0]
R/W-00bR/W-00000000000000b
76543210
GAN_AIN13[13:0]
R/W-00000000000000b
表 8-94 GAN_AIN13 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:14予約済みR/W00b予約済み。デフォルトのリセット値から変更しないでください。
13:0GAN_AIN13[13:0]R/W00000000000000bAIN13 のゲイン補正レジスタ。
ゲイン補正値は 2 の補数表現で、オフセット動作の後に行われます。ゲイン動作中、変換データには (1 + GAN_AINn[13:0] / 10000h) を掛けられます。

8.3.22 GAN_AIN12 レジスタ (アドレス = 0x1D) [リセット = 0x0000]

概略表に戻ります。

図 8-89 GAN_AIN12 レジスタ
15141312111098
予約済みGAN_AIN12[13:0]
R/W-00bR/W-00000000000000b
76543210
GAN_AIN12[13:0]
R/W-00000000000000b
表 8-95 GAN_AIN12 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:14予約済みR/W00b予約済み。デフォルトのリセット値から変更しないでください。
13:0GAN_AIN12[13:0]R/W00000000000000bAIN12 のゲイン補正レジスタ。
ゲイン補正値は 2 の補数表現で、オフセット動作の後に行われます。ゲイン動作中、変換データには (1 + GAN_AINn[13:0] / 10000h) を掛けられます。

8.3.23 GAN_AIN11 レジスタ (アドレス = 0x1E) [リセット = 0x0000]

概略表に戻ります。

図 8-90 GAN_AIN11 レジスタ
15141312111098
予約済みGAN_AIN11[13:0]
R/W-00bR/W-00000000000000b
76543210
GAN_AIN11[13:0]
R/W-00000000000000b
表 8-96 GAN_AIN11 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:14予約済みR/W00b予約済み。デフォルトのリセット値から変更しないでください。
13:0GAN_AIN11[13:0]R/W00000000000000bAIN11 のゲイン補正レジスタ。
ゲイン補正値は 2 の補数表現で、オフセット動作の後に行われます。ゲイン動作中、変換データには (1 + GAN_AINn[13:0] / 10000h) を掛けられます。

8.3.24 GAN_AIN10 レジスタ (アドレス = 0x1F) [リセット = 0x0000]

概略表に戻ります。

図 8-91 GAN_AIN10 レジスタ
15141312111098
予約済みGAN_AIN10[13:0]
R/W-00bR/W-00000000000000b
76543210
GAN_AIN10[13:0]
R/W-00000000000000b
表 8-97 GAN_AIN10 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:14予約済みR/W00b予約済み。デフォルトのリセット値から変更しないでください。
13:0GAN_AIN10[13:0]R/W00000000000000bAIN10 のゲイン補正レジスタ。
ゲイン補正値は 2 の補数表現で、オフセット動作の後に行われます。ゲイン動作中、変換データには (1 + GAN_AINn[13:0] / 10000h) を掛けられます。

8.3.25 GAN_AIN9 レジスタ (アドレス = 0x20) [リセット = 0x0000]

概略表に戻ります。

図 8-92 GAN_AIN9 レジスタ
15141312111098
予約済みGAN_AIN9[13:0]
R/W-00bR/W-00000000000000b
76543210
GAN_AIN9[13:0]
R/W-00000000000000b
表 8-98 GAN_AIN9 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:14予約済みR/W00b予約済み。デフォルトのリセット値から変更しないでください。
13:0GAN_AIN9[13:0]R/W00000000000000bAIN9 のゲイン補正レジスタ。
ゲイン補正値は 2 の補数表現で、オフセット動作の後に行われます。ゲイン動作中、変換データには (1 + GAN_AINn[13:0] / 10000h) を掛けられます。

8.3.26 DWC_CFG レジスタ (アドレス = 0x21) [リセット = 0x0000]

概略表に戻ります。

図 8-93 DWC_CFG レジスタ
15141312111098
DWC_STAT_RST予約済みDWC_GLITCH_FILT[3:0]
R/W-0bR/W-000bR/W-0000b
76543210
DWC_EN_AIN9DWC_EN_AIN10DWC_EN_AIN11DWC_EN_AIN12DWC_EN_AIN13DWC_EN_AIN14DWC_EN_AIN15DWC_EN_AIN16
R/W-0bR/W-0bR/W-0bR/W-0bR/W-0bR/W-0bR/W-0bR/W-0b
表 8-99 DWC_CFG レジスタ フィールドの説明
ビットフィールドタイプリセット説明
15DWC_STAT_RSTR/W0bデジタル ウィンドウ コンパレータ リセット制御。1'b を書き込むと、DWC のステータス フラグがリセットされます。
14:12予約済みR/W000b予約済み。デフォルトのリセット値から変更しないでください。
11:8DWC_GLITCH_FILT[3:0]R/W0000bデジタル ウィンドウ コンパレータのグリッチ除去フィルタ制御。
ンパレータのフラグは、ADCデータが DWC_GLITCH_FILT[3:0] で指定された連続サイクル数だけスレッショルドを超えた場合にのみセットされます。
7DWC_EN_AIN9R/W0bデジタル ウィンドウ コンパレータがイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
6DWC_EN_AIN10R/W0bデジタル ウィンドウ コンパレータがイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
5DWC_EN_AIN11R/W0bデジタル ウィンドウ コンパレータがイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
4DWC_EN_AIN12R/W0bデジタル ウィンドウ コンパレータがイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
3DWC_EN_AIN13R/W0bデジタル ウィンドウ コンパレータがイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
2DWC_EN_AIN14R/W0bデジタル ウィンドウ コンパレータがイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
1DWC_EN_AIN15R/W0bデジタル ウィンドウ コンパレータがイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル
0DWC_EN_AIN16R/W0bデジタル ウィンドウ コンパレータがイネーブル。
  • 0b=ディセーブル
  • 1b = イネーブル

8.3.27 DWC_TH_AIN16 レジスタ (アドレス = 0x22) [リセット = 0xFF00]

概略表に戻ります。

図 8-94 DWC_TH_AIN16 レジスタ
15141312111098
HIGH_TH_AIN16[7:0]
R/W-11111111b
76543210
LOW_TH_AIN16[7:0]
R/W-00000000b
表 8-100 DWC_TH_AIN16 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8HIGH_TH_AIN16[7:0]R/W11111111bアナログ入力用の、MSB にそろえられた high スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。
7:0LOW_TH_AIN16[7:0]R/W00000000bアナログ入力用の、MSB にそろえられた low スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。

8.3.28 DWC_TH_AIN15 レジスタ (アドレス = 0x23) [リセット = 0xFF00]

概略表に戻ります。

図 8-95 DWC_TH_AIN15 レジスタ
15141312111098
HIGH_TH_AIN15[7:0]
R/W-11111111b
76543210
LOW_TH_AIN15[7:0]
R/W-00000000b
表 8-101 DWC_TH_AIN15 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8HIGH_TH_AIN15[7:0]R/W11111111bアナログ入力用の、MSB にそろえられた high スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。
7:0LOW_TH_AIN15[7:0]R/W00000000bアナログ入力用の、MSB にそろえられた low スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。

8.3.29 DWC_TH_AIN14 レジスタ (アドレス = 0x24) [リセット = 0xFF00]

概略表に戻ります。

図 8-96 DWC_TH_AIN14 レジスタ
15141312111098
HIGH_TH_AIN14[7:0]
R/W-11111111b
76543210
LOW_TH_AIN14[7:0]
R/W-00000000b
表 8-102 DWC_TH_AIN14 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8HIGH_TH_AIN14[7:0]R/W11111111bアナログ入力用の、MSB にそろえられた high スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。
7:0LOW_TH_AIN14[7:0]R/W00000000bアナログ入力用の、MSB にそろえられた low スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。

8.3.30 DWC_TH_AIN13 レジスタ (アドレス = 0x25) [リセット = 0xFF00]

概略表に戻ります。

図 8-97 DWC_TH_AIN13 レジスタ
15141312111098
HIGH_TH_AIN13[7:0]
R/W-11111111b
76543210
LOW_TH_AIN13[7:0]
R/W-00000000b
表 8-103 DWC_TH_AIN13 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8HIGH_TH_AIN13[7:0]R/W11111111bアナログ入力用の、MSB にそろえられた high スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。
7:0LOW_TH_AIN13[7:0]R/W00000000bアナログ入力用の、MSB にそろえられた low スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。

8.3.31 DWC_TH_AIN12 レジスタ (アドレス = 0x26) [リセット = 0xFF00]

概略表に戻ります。

図 8-98 DWC_TH_AIN12 レジスタ
15141312111098
HIGH_TH_AIN12[7:0]
R/W-11111111b
76543210
LOW_TH_AIN12[7:0]
R/W-00000000b
表 8-104 DWC_TH_AIN12 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8HIGH_TH_AIN12[7:0]R/W11111111bアナログ入力用の、MSB にそろえられた high スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。
7:0LOW_TH_AIN12[7:0]R/W00000000bアナログ入力用の、MSB にそろえられた low スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。

8.3.32 DWC_TH_AIN11 レジスタ (アドレス = 0x27) [リセット = 0xFF00]

概略表に戻ります。

図 8-99 DWC_TH_AIN11 レジスタ
15141312111098
HIGH_TH_AIN11[7:0]
R/W-11111111b
76543210
LOW_TH_AIN11[7:0]
R/W-00000000b
表 8-105 DWC_TH_AIN11 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8HIGH_TH_AIN11[7:0]R/W11111111bアナログ入力用の、MSB にそろえられた high スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。
7:0LOW_TH_AIN11[7:0]R/W00000000bアナログ入力用の、MSB にそろえられた low スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。

8.3.33 DWC_TH_AIN10 レジスタ (アドレス = 0x28) [リセット = 0xFF00]

概略表に戻ります。

図 8-100 DWC_TH_AIN10 レジスタ
15141312111098
HIGH_TH_AIN10[7:0]
R/W-11111111b
76543210
LOW_TH_AIN10[7:0]
R/W-00000000b
表 8-106 DWC_TH_AIN10 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8HIGH_TH_AIN10[7:0]R/W11111111bアナログ入力用の、MSB にそろえられた high スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。
7:0LOW_TH_AIN10[7:0]R/W00000000bアナログ入力用の、MSB にそろえられた low スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。

8.3.34 DWC_TH_AIN9 レジスタ (アドレス = 0x29) [リセット = 0xFF00]

概略表に戻ります。

図 8-101 DWC_TH_AIN9 レジスタ
15141312111098
HIGH_TH_AIN9[7:0]
R/W-11111111b
76543210
LOW_TH_AIN9[7:0]
R/W-00000000b
表 8-107 DWC_TH_AIN9 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8HIGH_TH_AIN9[7:0]R/W11111111bアナログ入力用の、MSB にそろえられた high スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。
7:0LOW_TH_AIN9[7:0]R/W00000000bアナログ入力用の、MSB にそろえられた low スレッショルド。これらのビットは、ADC 変換結果の上位 8 ビットと比較されます。

8.3.35 DWC_HYS_AIN15_16 レジスタ (アドレス = 0x2A) [リセット = 0x0000]

概略表に戻ります。

図 8-102 DWC_HYS_AIN15_16 レジスタ
15141312111098
HYS_AIN15[7:0]
R/W-00000000b
76543210
HYS_AIN16[7:0]
R/W-00000000b
表 8-108 DWC_HYS_AIN15_16 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8HYS_AIN15[7:0]R/W00000000bHigh および Low スレッショルド用の 8 ビット ヒステリシス。
7:0HYS_AIN16[7:0]R/W00000000bHigh および Low スレッショルド用の 8 ビット ヒステリシス。

8.3.36 DWC_HYS_AIN13_14 レジスタ (アドレス = 0x2B) [リセット = 0xFF00]

概略表に戻ります。

図 8-103 DWC_HYS_AIN13_14 レジスタ
15141312111098
HYS_AIN13[7:0]
R/W-11111111b
76543210
HYS_AIN14[7:0]
R/W-00000000b
表 8-109 DWC_HYS_AIN13_14 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8HYS_AIN13[7:0]R/W11111111bHigh および Low スレッショルド用の 8 ビット ヒステリシス。
7:0HYS_AIN14[7:0]R/W00000000bHigh および Low スレッショルド用の 8 ビット ヒステリシス。

8.3.37 DWC_HYS_AIN11_12 レジスタ (アドレス = 0x2C) [リセット = 0xFF00]

概略表に戻ります。

図 8-104 DWC_HYS_AIN11_12 レジスタ
15141312111098
HYS_AIN11[7:0]
R/W-11111111b
76543210
HYS_AIN12[7:0]
R/W-00000000b
表 8-110 DWC_HYS_AIN11_12 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8HYS_AIN11[7:0]R/W11111111bHigh および Low スレッショルド用の 8 ビット ヒステリシス。
7:0HYS_AIN12[7:0]R/W00000000bHigh および Low スレッショルド用の 8 ビット ヒステリシス。

8.3.38 DWC_HYS_AIN9_10 レジスタ (アドレス = 0x2D) [リセット = 0xFF00]

概略表に戻ります。

図 8-105 DWC_HYS_AIN9_10 レジスタ
15141312111098
HYS_AIN9[7:0]
R/W-11111111b
76543210
HYS_AIN10[7:0]
R/W-00000000b
表 8-111 DWC_HYS_AIN9_10 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:8HYS_AIN9[7:0]R/W11111111bHigh および Low スレッショルド用の 8 ビット ヒステリシス。
7:0HYS_AIN10[7:0]R/W00000000bHigh および Low スレッショルド用の 8 ビット ヒステリシス。

8.3.39 TP_CFG レジスタ (アドレス = 0x2E) [リセット = 0x0000]

概略表に戻ります。

図 8-106 TP_CFG レジスタ
15141312111098
予約済み
R/W-000000000b
76543210
予約済みTP_MODE[2:0]予約済みTP_DIS_IDXTP_UPD_MODETP_EN
R/W-000000000bR/W-000bR/W-0bR/W-0bR/W-0bR/W-0b
表 8-112 TP_CFG レジスタ フィールドの説明
ビットフィールドタイプリセット説明
15:7予約済みR/W000000000b予約済み。デフォルトのリセット値から変更しないでください。
6:4TP_MODE[2:0]R/W000bテスト パターン モード選択。
  • 000b = 一定パターン
  • 001b = 予約済み
  • 010b =ランプ パターン
  • 011b = 予約済み
  • 100b = 予約済み
  • 101b = 予約済み
3予約済みR/W0b予約済み。デフォルトのリセット値から変更しないでください。
2TP_DIS_IDXR/W0bテスト パターンの 1'b チャネル インデックス挿入がディスエーブルになる場合。
1TP_UPD_MODER/W0bテスト パターン インクリメント モード。
  • 0b = インクリメントはチャネル フレーム境界で発生します。
  • 1b = インクリメントは CONVST ごとに発生します。
0TP_ENR/W0bAIN9 から AIN16 へのテスト パターンをイネーブル。
  • 0b = ADC 変換結果がデータインターフェイスで起動されます
  • 1b = デジタルテストパターンがデータインターフェイス上で起動されます

8.3.40 TP_AIN16 レジスタ (アドレス = 0x2F) [リセット = 0x0000]

概略表に戻ります。

図 8-107 TP_AIN16 レジスタ
15141312111098
TP_AIN16[15:0]
R/W-0000000000000000b
76543210
TP_AIN16[15:0]
R/W-0000000000000000b
表 8-113 TP_AIN16 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:0TP_AIN16[15:0]R/W0000000000000000bAIN16 の 16 ビット パターンを固定。ランプ パターン モードでは、TP_AIN16 は AIN9 から AIN16 までのステップ サイズを制御します。

8.3.41 TP_AIN15 レジスタ (アドレス = 0x30) [リセット = 0x0000]

概略表に戻ります。

図 8-108 TP_AIN15 レジスタ
15141312111098
TP_AIN15[15:0]
R/W-0000000000000000b
76543210
TP_AIN15[15:0]
R/W-0000000000000000b
表 8-114 TP_AIN15 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:0TP_AIN15[15:0]R/W0000000000000000bAIN15 の 16 ビット パターン固定。

8.3.42 TP_AIN14 レジスタ (アドレス = 0x31) [リセット = 0x0000]

概略表に戻ります。

図 8-109 TP_AIN14 レジスタ
15141312111098
TP_AIN14[15:0]
R/W-0000000000000000b
76543210
TP_AIN14[15:0]
R/W-0000000000000000b
表 8-115 TP_AIN14 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:0TP_AIN14[15:0]R/W0000000000000000bAIN14 の 16 ビット パターン固定。

8.3.43 TP_AIN13 レジスタ (アドレス = 0x32) [リセット = 0x0000]

概略表に戻ります。

図 8-110 TP_AIN13 レジスタ
15141312111098
TP_AIN13[15:0]
R/W-0000000000000000b
76543210
TP_AIN13[15:0]
R/W-0000000000000000b
表 8-116 TP_AIN13 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:0TP_AIN13[15:0]R/W0000000000000000bAIN13 の 16 ビット パターン固定。

8.3.44 TP_AIN12 レジスタ (アドレス = 0x33) [リセット = 0x0000]

概略表に戻ります。

図 8-111 TP_AIN12 レジスタ
15141312111098
TP_AIN12[15:0]
R/W-0000000000000000b
76543210
TP_AIN12[15:0]
R/W-0000000000000000b
表 8-117 TP_AIN12 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:0TP_AIN12[15:0]R/W0000000000000000bAIN12 の 16 ビット パターン固定。

8.3.45 TP_AIN11 レジスタ (アドレス = 0x34) [リセット = 0x0000]

概略表に戻ります。

図 8-112 TP_AIN11 レジスタ
15141312111098
TP_AIN11[15:0]
R/W-0000000000000000b
76543210
TP_AIN11[15:0]
R/W-0000000000000000b
表 8-118 TP_AIN11 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:0TP_AIN11[15:0]R/W0000000000000000bAIN11 の 16 ビット パターン固定。

8.3.46 TP_AIN10 レジスタ (アドレス = 0x35) [リセット = 0x0000]

概略表に戻ります。

図 8-113 TP_AIN10 レジスタ
15141312111098
TP_AIN10[15:0]
R/W-0000000000000000b
76543210
TP_AIN10[15:0]
R/W-0000000000000000b
表 8-119 TP_AIN10 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:0TP_AIN10[15:0]R/W0000000000000000bAIN10 の 16 ビット パターン固定。

8.3.47 TP_AIN9 レジスタ (アドレス = 0x36) [リセット = 0x0000]

概略表に戻ります。

図 8-114 TP_AIN9 レジスタ
15141312111098
TP_AIN9[15:0]
R/W-0000000000000000b
76543210
TP_AIN9[15:0]
R/W-0000000000000000b
表 8-120 TP_AIN9 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:0TP_AIN9[15:0]R/W0000000000000000bAIN9 の 16 ビット パターン固定。

8.3.48 GEN_CFG5 レジスタ (アドレス = 0x37) [リセット = 0x0000]

概略表に戻ります。

図 8-115 GEN_CFG5 レジスタ
15141312111098
予約済み
R/W-00000000000b
76543210
予約済み予約済み予約済みOFS_CORR_DISGAN_CORR_DIS
R/W-00000000000bR/W-0bR/W-00bR/W-0bR/W-0b
表 8-121 GEN_CFG5 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15:5予約済みR/W00000000000b予約済み。デフォルトのリセット値から変更しないでください。
4予約済みR/W0b予約済み。デフォルトのリセット値から変更しないでください。
3:2予約済みR/W00b予約済み。デフォルトのリセット値から変更しないでください。
1OFS_CORR_DISR/W0bAIN9 から AIN16 へのシステム オフセット補正をディスエーブル。
  • 0b = イネーブル
  • 1b=ディセーブル
0GAN_CORR_DISR/W0bAIN9 から AIN16 へのシステム ゲイン補正をディスエーブル。
  • 0b = イネーブル
  • 1b=ディセーブル

8.3.49 DWC_FLAG_AIN9_16 レジスタ (アドレス = 0x3E) [リセット = 0x0000]

概略表に戻ります。

図 8-116 DWC_FLAG_AIN9_16 レジスタ
15141312111098
HIGH_FLAG_AIN9HIGH_FLAG_AIN10HIGH_FLAG_AIN11HIGH_FLAG_AIN12HIGH_FLAG_AIN13HIGH_FLAG_AIN14HIGH_FLAG_AIN15HIGH_FLAG_AIN16
R-0bR-0bR-0bR-0bR-0bR-0bR-0bR-0b
76543210
LOW_FLAG_AIN9LOW_FLAG_AIN10LOW_FLAG_AIN11LOW_FLAG_AIN12LOW_FLAG_AIN13LOW_FLAG_AIN14LOW_FLAG_AIN15LOW_FLAG_AIN16
R-0bR-0bR-0bR-0bR-0bR-0bR-0bR-0b
表 8-122 DWC_FLAG_AIN9_16 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
15HIGH_FLAG_AIN9R0bAIN9 のデジタル ウィンドウ コンパレータ high フラグ。
14HIGH_FLAG_AIN10R0bAIN10 のデジタル ウィンドウ コンパレータ high フラグ。
13HIGH_FLAG_AIN11R0bAIN11 のデジタル ウィンドウ コンパレータ high フラグ。
12HIGH_FLAG_AIN12R0bAIN12 のデジタル ウィンドウ コンパレータ high フラグ。
11HIGH_FLAG_AIN13R0bAIN13 のデジタル ウィンドウ コンパレータ high フラグ。
10HIGH_FLAG_AIN14R0bAIN14 のデジタル ウィンドウ コンパレータ high フラグ。
9HIGH_FLAG_AIN15R0bAIN15 のデジタル ウィンドウ コンパレータ high フラグ。
8HIGH_FLAG_AIN16R0bAIN16 のデジタル ウィンドウ コンパレータ high フラグ。
7LOW_FLAG_AIN9R0bAIN9 のデジタルウィンドウコンパレータ low フラグ。
6LOW_FLAG_AIN10R0bAIN10 のデジタルウィンドウコンパレータ low フラグ。
5LOW_FLAG_AIN11R0bAIN11 のデジタルウィンドウコンパレータ low フラグ。
4LOW_FLAG_AIN12R0bAIN12 のデジタルウィンドウコンパレータ low フラグ。
3LOW_FLAG_AIN13R0bAIN13 のデジタルウィンドウコンパレータ low フラグ。
2LOW_FLAG_AIN14R0bAIN14 のデジタルウィンドウコンパレータ low フラグ。
1LOW_FLAG_AIN15R0bAIN15 のデジタルウィンドウコンパレータ low フラグ。
0LOW_FLAG_AIN16R0bAIN16 のデジタルウィンドウコンパレータ low フラグ。