JAJSSV6 December   2025 ADS9324

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 タイミング図
  7. 6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  アナログ入力
      2. 7.3.2  入力クランプ保護回路
      3. 7.3.3  アナログ入力インピーダンス
      4. 7.3.4  プログラマブル ゲイン アンプ (PGA)
      5. 7.3.5  ADC の伝達関数
      6. 7.3.6  リファレンス
      7. 7.3.7  オープン ワイヤ セーフ モード
      8. 7.3.8  システム オフセット較正
      9. 7.3.9  システム ゲイン キャリブレーション
      10. 7.3.10 ADC ゲインおよび位相誤差のキャリブレーション
      11. 7.3.11 デジタル フィルタ
        1. 7.3.11.1 システム位相キャリブレーション
        2. 7.3.11.2 ブロック平均フィルタ
        3. 7.3.11.3 移動平均フィルタ
        4. 7.3.11.4 ローパス FIR フィルタ
      12. 7.3.12 デジタル ウィンドウ コンパレータ
      13. 7.3.13 アラーム モード
      14. 7.3.14 データ インターフェイス
        1. 7.3.14.1 ADC チャネル モード
        2. 7.3.14.2 デイジー チェーン
        3. 7.3.14.3 診断フラグ
        4. 7.3.14.4 ADC 出力データ ランダマイザー
        5. 7.3.14.5 データ インターフェイスのテスト パターン
        6. 7.3.14.6 デジタル出力ドライブ強度制御
        7. 7.3.14.7 デジタル出力遅延調整
    4. 7.4 デバイスの機能モード
      1. 7.4.1 リセット
      2. 7.4.2 通常動作
      3. 7.4.3 スタンバイ モード
    5. 7.5 プログラミング
      1. 7.5.1 レジスタ書き込み動作
      2. 7.5.2 レジスタ読み取り動作
      3. 7.5.3 初期化例 ー SDOUT によるシングル レーン モード
  9. 8 レジスタ マップ
    1. 8.1 ADS93xx 共通レジスタ
    2. 8.2 AIN1 ～ AIN8 チャネル レジスタ
    3. 8.3 AIN9 ～ AIN16 チャネル レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 パワー オートメーション向け 16チャネル データ収集システム (DAQ)
        1. 9.2.1.1 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
        1. 9.4.1.1 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1. 12.1 メカニカル データ

7.3.1 アナログ入力

ADS9324 には、同時サンプリング可能な 16 ビット逐次比較型 (SAR) A/D コンバータ (ADC) が 16 チャネル組み込まれています。このデバイスには、合計 16 つのアナログ入力ペアがあります。ADC は、アナログ入力ペア AINnP - AINnM の電圧差をデジタル化します。図 7-1 は、各アナログ入力チャネルの簡略化した回路図を示しており、入力クランプ保護回路、選択可能なローパス フィルタ付き PGA、および高精度な 16 ビット SAR ADC を含みます。

ADS9324 選アナログ入力チャネルのフロントエンド回路図図 7-1 選アナログ入力チャネルのフロントエンド回路図