JAJSVZ1 December   2024

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 Device Comparison
    1. 5.1 Related Products
  7. 6 Terminal Configurations and Functions
    1. 6.1 Pin Diagrams
    2. 6.2 Signal Descriptions
      1.      11
      2.      12
      3.      13
      4.      14
      5.      15
      6.      16
      7.      17
      8.      18
      9.      19
      10.      20
      11.      21
      12.      22
      13.      23
      14.      24
      15.      25
      16.      26
      17.      27
    3.     28
  8. 7 Specifications
    1. 7.1  Absolute Maximum Ratings
    2. 7.2  ESD Ratings
    3. 7.3  Power-On Hours (POH)
    4. 7.4  Recommended Operating Conditions
    5. 7.5  VPP Specifications for One-Time Programmable (OTP) eFuses
      1. 7.5.1 Recommended Operating Conditions for OTP eFuse Programming
      2. 7.5.2 Hardware Requirements
      3. 7.5.3 Impact to Your Hardware Warranty
    6. 7.6  Power Supply Specifications
      1. 7.6.1 3.3V I/O Topology
      2. 7.6.2 1.8V I/O Topology
      3. 7.6.3 System Topologies
        1. 7.6.3.1 I/O Topologies
      4. 7.6.4 RF Supply Decoupling Capacitor and Layout Conditions
        1. 7.6.4.1 1.2V RF Supply Rail
          1. 7.6.4.1.1 1.2V RF Rail
        2. 7.6.4.2 1.0V RF LDO
          1. 7.6.4.2.1 1.0V RF LDO
      5. 7.6.5 Noise and Ripple Specifications
    7. 7.7  Power Save Modes
      1. 7.7.1 Typical Power Consumption Numbers
    8. 7.8  Peak Current Requirement per Voltage Rail
    9. 7.9  RF Specification
    10. 7.10 Supported DFE Features
    11. 7.11 CPU Specifications
    12. 7.12 Thermal Resistance Characteristics
    13. 7.13 Timing and Switching Characteristics
      1. 7.13.1  Power Supply Sequencing and Reset Timing
      2. 7.13.2  Synchronized Frame Triggering
      3. 7.13.3  Input Clocks and Oscillators
        1. 7.13.3.1 Clock Specifications
      4. 7.13.4  MultiChannel buffered / Standard Serial Peripheral Interface (McSPI)
        1. 7.13.4.1 McSPI Features
        2. 7.13.4.2 SPI Timing Conditions
        3. 7.13.4.3 SPI—Controller Mode
          1. 7.13.4.3.1 Timing and Switching Requirements for SPI - Controller Mode
          2. 7.13.4.3.2 Timing and Switching Characteristics for SPI Output Timings—Controller Mode
        4. 7.13.4.4 SPI—Peripheral Mode
          1. 7.13.4.4.1 Timing and Switching Requirements for SPI - Peripheral Mode
          2. 7.13.4.4.2 Timing and Switching Characteristics for SPI Output Timings—Secondary Mode
      5. 7.13.5  LVDS Instrumentation and Measurement Peripheral
        1. 7.13.5.1 LVDS Interface Configuration
        2. 7.13.5.2 LVDS Interface Timings
      6. 7.13.6  LIN
      7. 7.13.7  General-Purpose Input/Output
        1. 7.13.7.1 Switching Characteristics for Output Timing versus Load Capacitance (CL)
      8. 7.13.8  Controller Area Network - Flexible Data-rate (CAN-FD)
        1. 7.13.8.1 Dynamic Characteristics for the CANx TX and RX Pins
      9. 7.13.9  Serial Communication Interface (SCI)
        1. 7.13.9.1 SCI Timing Requirements
      10. 7.13.10 Inter-Integrated Circuit Interface (I2C)
        1. 7.13.10.1 I2C Timing Requirements
      11. 7.13.11 Quad Serial Peripheral Interface (QSPI)
        1. 7.13.11.1 QSPI Timing Conditions
        2. 7.13.11.2 Timing Requirements for QSPI Input (Read) Timings
        3. 7.13.11.3 QSPI Switching Characteristics
      12. 7.13.12 JTAG Interface
        1. 7.13.12.1 JTAG Timing Conditions
        2. 7.13.12.2 Timing Requirements for IEEE 1149.1 JTAG
        3. 7.13.12.3 Switching Characteristics Over Recommended Operating Conditions for IEEE 1149.1 JTAG
  9. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 機能ブロック図
    3. 8.3 Subsystems
      1. 8.3.1  RF and Analog Subsystem
      2. 8.3.2  Clock Subsystem
      3. 8.3.3  Transmit Subsystem
      4. 8.3.4  Receive Subsystem
      5. 8.3.5  Processor Subsystem
      6. 8.3.6  Automotive Interface
      7. 8.3.7  Host Interface
      8. 8.3.8  Application Subsystem Cortex-R5F
      9. 8.3.9  DSP Subsystem
      10. 8.3.10 Hardware Accelerator (HWA1.2) Features
        1. 8.3.10.1 Hardware Accelerator Feature Differences Between HWA1.1 in xWRx843, HWA1.2 in xWRLx432 and HWA1.2 in xWRL684x
    4. 8.4 Other Subsystems
      1. 8.4.1 Security – Hardware Security Module
      2. 8.4.2 GPADC Channels (Service) for User Application
      3. 8.4.3 GPADC Parameters
    5. 8.5 Memory Partitioning Options
    6. 8.6 Boot Modes
  10. 9 Monitoring and Diagnostics
  11. 10Applications, Implementation, and Layout
    1. 10.1 Application Information
    2. 10.2 Reference Schematic
  12. 11Device and Documentation Support
    1. 11.1 Device Nomenclature
    2. 11.2 Tools and Software
    3. 11.3 Documentation Support
    4. 11.4 Support Resources
    5. 11.5 Trademarks
    6. 11.6 Electrostatic Discharge Caution
    7. 11.7 Glossary
  13. 12Revision History
  14. 13Mechanical, Packaging, and Orderable Information

3 概要

AWRL684x ミリ波センサデバイスは、FMCW レーダーテクノロジーをベースとする、TI のローパワーかつハードウェアセキュリティモジュール (HSM) 対応の統合型シングルチップミリ波センサです。このデバイスは 57GHz~64GHz の帯域で動作でき、さまざまな自動車の車内使用事例向けに設計されています。また、このデバイスはローパワーアーキテクチャを活用して、電力制約が厳しいアプリケーションにも対応可能です。このデバイスは、次の 4 つの切り替え可能な電力ドメインに分割されます：

  1. RF / アナログ サブシステム：このブロックには、RF 信号の送受信に必要なすべての RF およびアナログ コンポーネントが含まれています。
  2. フロント エンド コントローラ サブシステム (FECSS)：FECSS には、レーダー フロント エンドの構成、制御、較正を担当するプロセッサが含まれています。
  3. アプリケーション サブシステム (APPSS)：APPSS には、ユーザーによるプログラムが可能な ARM Cortex-R5F が実装されており、カスタム制御や車載インターフェイス アプリケーションに使用できます。トップ サブシステム (TOPSS) およびハードウェアセキュリティモジュール (HSM) は、APPSS 電源ドメインの一部であり、クロッキングおよびパワー マネージメント サブブロックを含んでいます。
  4. DSP サブシステム (DSS)：レーダー信号処理用の TI の高性能 C66x DSP を内蔵しています。ハードウェア アクセラレータ ブロック (HWA 1.2) は、FFT、一定誤警報率 (CFAR)、スケーリング、圧縮などの一般的なレーダー処理を負荷分担して、DSP と ARM Cortex-R5F を補完します。

AWRL684x は、アプリケーションの要件に基づいて上記の電源ドメインの電力状態を動的にコントロールできるように、特別に設計されています。また、このデバイスにはさまざまなローパワー状態を備えています。これらのローパワー状態は、デバイスの内部 IP ブロックをオフにすることで実現されます。AWRL684x デバイスは、これらのローパワー状態時にメモリを保持して、各種電力モードにわたってアプリケーションのイメージや RF プロファイルなどの重要な情報を保持するオプションを提供します。

ハードウェア セキュリティ モジュール (HSM) もこのデバイスに用意されています (セキュア部品バリアントを対応可能)。HSM は、プログラム可能な Arm Cortex-M4 コアと、デバイス内でセキュアな動作ゾーンを実現するために必要なインフラで構成されます。

さらに、このデバイスは、 テキサス・インスツルメンツの低消費電力 45nm RF CMOS プロセスで製造され、超小型の外形で、かつてないレベルの統合を実現しています。AWRL684x は、子供の存在検出、侵入監視、物体検出などのアプリケーションのために、車載分野でのローパワー、自己監視機能付き、超高精度レーダー システム向けに設計されています。

パッケージ情報
部品番号(1) パッケージ 本体サイズ (1) トレイ / テープ アンド リール

説明
XA6844DBGANC ANC (FCCSP、207) 9.1 mm × 9.1m トレイ 量産開始前製品バリアント。‌ASIL-B 対応予定ディープスリープ有効、通用型
XA6844DBSANC ANC (FCCSP、207) 9.1 mm × 9.1mm トレイ 量産開始前製品バリアント。‌ASIL-B 対応予定ディープスリープ有効、セキュアバリアント。
AWRL6843DBGANCRQ1 ANC (FCCSP、207) 9.1 mm × 9.1mm テープ アンド リール 車載用製品バリアント。‌ASIL-B 対応予定ディープスリープ有効。汎用。
AWRL6843DBSANCRQ1 ANC (FCCSP、207) 9.1 mm × 9.1mm テープ アンド リール 車載用製品バリアント。‌ASIL-B 対応予定ディープスリープ有効。セキュアバリアント。
AWRL6844DBGANCRQ1 ANC (FCCSP、207) 9.1 mm × 9.1mm テープ アンド リール 車載用製品バリアント。‌ASIL-B 対応予定ディープスリープ有効。汎用。
AWRL6844DBSANCRQ1 ANC (FCCSP、207) 9.1 mm × 9.1mm テープ アンド リール 車載用製品バリアント。‌ASIL-B 対応予定ディープスリープ有効。セキュアバリアント。