JAJSWD3F September   2006  – March 2025 SN65HVD30-EP , SN65HVD33-EP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  損失定格
    6. 6.6  電気的特性：ドライバ
    7. 6.7  電気的特性：レシーバ
    8. 6.8  スイッチング特性：ドライバ
    9. 6.9  スイッチング特性：レシーバ
    10. 6.10 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 低消費電力のスタンバイ モード
      2. 8.3.2 ドライバ出力電流制限
      3. 8.3.3 ホット プラグ
      4. 8.3.4 レシーバのフェイルセーフ
      5. 8.3.5 バス競合ありの安全な動作
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
        1. 9.2.1.1 データ レートとバス長
        2. 9.2.1.2 スタブ長
        3. 9.2.1.3 バスの負荷
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 サード・パーティ製品に関する免責事項
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

3 説明

SN65HVD3x-EP デバイスは、3V 電源で動作する 3 ステート差動ライン ドライバおよび差動入力ライン レシーバです。

各ドライバおよびレシーバは、全二重バス通信設計用に、独立した入力ピンおよび出力ピンを備えています。これらのデバイスは、平衡伝送ラインと、ANSI TIA/EIA-485A、TIA/EIA-422-B、ITU-T v.11、ISO 8482:1993 標準に準拠したデバイスとの相互運用を目的として設計されています。

SN65HVD30 は外部のイネーブル ピンを必要とせず、常に有効な状態で動作します。

SN65HVD33 は、アクティブ High のドライバ イネーブルと、アクティブ Low のレシーバ イネーブルを備えています。ドライバとレシーバの両方をディセーブルにすると、1μA 未満の低いスタンバイ電流が得られます。

これらのデバイスはすべて、-55℃～125℃での動作が規定されています。

パッケージ情報
部品番号パッケージ (1)パッケージ サイズ(2)
SN65HVD3x-EPSOIC (8)4.9 mm × 6mm
SOIC (14)8.65 mm × 6mm
(1) 詳細については、セクション 12 を参照してください。
(2) パッケージ サイズ（長さ × 幅）は公称値であり、該当する場合、これにはピンも含まれます。


SN65HVD30-EP SN65HVD33-EP 代表的なアプリケーション回路図代表的なアプリケーション回路図