JAJSWE0A April   2025  – September 2025 TPUL2G123-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5.   5
  6. 4 ピン構成および機能
  7. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング特性
    7.     14
    8. 5.7 スイッチング特性
    9. 5.8 代表的特性
  8. 6 パラメータ測定情報
  9. 7 詳細説明
    1. 7.1 概要
      1. 7.1.1 ステート マシン名称
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 命名規則
      2. 7.3.2 再トリガ可能ワンショット
      3. 7.3.3 タイミング メカニズムと精度
      4. 7.3.4 平衡化された CMOS プッシュプル出力
      5. 7.3.5 CMOS シュミット トリガ入力
      6. 7.3.6 既知のパワーアップ状態でのラッチ論理
      7. 7.3.7 部分的パワー ダウン (Ioff)
      8. 7.3.8 クランプ ダイオード構造
    4. 7.4 デバイスの機能モード
      1. 7.4.1 オフ状態動作
      2. 7.4.2 スタートアップ動作
      3. 7.4.3 オン状態動作
  10. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション - エッジ検出器
      1. 8.2.1 設計要件
        1. 8.2.1.1 タイミング部品
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
        4. 8.2.1.4 電源に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 代表的なアプリケーション - 遅延パルス ジェネレータ
      1. 8.3.1 アプリケーション曲線
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  11. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  12. 10改訂履歴
  13. 11メカニカル、パッケージ、および注文情報
    1. 11.1 付録：パッケージ オプション
    2. 11.2 テープおよびリール情報
    3. 11.3 メカニカル データ

8.2.2 詳細な設計手順

テキサス インスツルメンツは、TPUL2G123-Q1 を使用するときに最適な結果が得られるように、Excel ベースのカリキュレータを提供しています。このカリキュレータは、デバイスの製品フォルダの設計と開発セクションにあります。以下の手順は、このドキュメントに記載されている情報を使用して必要なタイミング部品の値を手動で計算する際に使用されます。

  1. tWO と呼ばれる出力パルス幅を選択します。
  2. これを解くと次のようになります。Cext1 = two/50000。
  3. 以下から、Cext1 に最も近い 10 進コンデンサ値を選択し、Cext に使用します。｛100pF、1nF、10nF、100nF、1µF、10µF｝
  4. これを解くと次のようになります。Rext1 = tWO/Cext。
  5. 手順 4 の Rext1 と手順 3 の Cext を使用して、「代表的特性」セクションの適切なプロットを使用して、最も近い K 係数を求めます。
  6. これを解くと次のようになります。 Rext = two/(K × Cext)
  7. 選択したタイミング抵抗 REXTを RC から VCC に接続します。
  8. 選択したタイミング コンデンサ Cext を RC (正) から C (負) に接続します。C ピンはグランドに追加接続できますが、通常動作時は必須ではありません。
  9. VCC と GND の間に 0.1µF コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ VCC ピンと GND ピンの両方に電気的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
  10. 出力の容量性負荷は、必ず 50pF 以下になるようにします。これは厳密な制限ではありませんが、性能が最適化され、信頼性の問題が防止されます。これは、TPUL2G123-Q1 から任意の受信デバイスへのパターンを短い適切なサイズにすることで実現できます。
  11. 出力の抵抗性負荷を (VCC/IO(max))Ω より大きくします。これを行うと、「絶対最大定格」の最大出力電流に違反するのを防ぐことができます。ほとんどの CMOS 入力は、MΩ 単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
  12. 熱の問題が TPUL ファミリデバイで懸念されることはほとんどありませんが、消費電力と熱の上昇はアプリケーション レポート 『CMOS の消費電力と Cpd の計算』の手順を使用して計算できます。