JAJSWI4 データシート

JAJSWI4A April 2025 – April 2026 TAC5301-Q1

PRODUCTION DATA

6.3.7.2 DAC 信号チェーン

図 6-61に、再生信号チェーンの主要な成分を示します。

図 6-61 DAC 信号チェーン処理フローチャート

DAC 信号チェーンは、低ノイズおよびハイファイオーディオアプリケーション向けに、非常に柔軟な低ノイズ再生パスを提供します。この低ノイズ、低歪み、マルチビットのデルタシグマ DAC により、TAC5301-Q1 は超低消費電力で 110dB のダイナミックレンジを実現できます。さらに、DAC アーキテクチャには、複数の変調器周波数成分周辺の帯域外周波数ノイズを高いレベルで除去するアンチエイリアスフィルタリングが組み込まれています。したがって、このデバイスは、ノイズがオーディオ帯域にエイリアシングするのを防ぎます。信号チェーンのさらに先では、統合された高性能多段デジタル補間フィルタが、高い阻止帯域減衰量で帯域外の周波数ノイズを鋭く遮断します。

また、信号処理チェーンは、バイクアッドフィルタ、位相較正、ゲイン較正、ハイパスフィルタ、デジタルサマーまたはミキサー、同期サンプルレートコンバータ、歪みリミッタ、サーマルフォールドバック、電圧低下防止、およびデジタル音量調整など、高度にプログラミング可能なさまざまなデジタル処理ブロックで構成されています。これらの処理ブロックの詳細については、このセクションでさらに説明します。また、このデバイスは最大 4 チャネルのシングルエンド出力モードもサポートしています。

再生用の出力チャンネルは、CH_EN（P0_R118）レジスタを使用して有効または無効にすることができ、オーディオシリアルインターフェース用の入力チャンネルは、PASI_RX_CHx_CFG または SASI_RX_CHx_CFG ビットを使用して有効または無効にできます。このデバイスは、同時再生のためにすべてのアクティブチャネルの同時パワーアップとパワーダウンをサポートしています。しかし、アプリケーションのニーズによっては、他のチャネルの再生中に、いくつかのチャネルを動的にパワーアップまたはパワーダウンする必要がある場合、DYN_PUPD_CFG（P0_R119）レジスタを設定することで、その使用事例に対応できます。

このデバイスは、複数のデータ混合オプションをサポートしており、DAC 出力で再生する前に、メイン ASI からの最大 8 つの入力チャネル、Aux ASI からの 2 つの入力チャネル、ADC ループバックデータ、トーンジェネレータを、各パスで柔軟なゲインオプションで混合できます。デフォルトでは、これらのミキサーは無効になっており、チャネルは 1 つのチャネルのデータのみに設定されています。ミキサーは、レジスタマップ B0_P17 に記載されているプログラマブル係数レジスタ ASI_DIN_Mixers を設定することで構成できます。

このデバイスは、90kHz までの出力信号帯域幅をサポートしています。DAC_CHx_BW_Mode ビット（P0_R101_D[0]、P0_R108_D[0]）を使用して、広帯域モードを有効または無効にできます。

サンプルレートが 48kHz 以下の場合、デバイスはすべての機能とさまざまなプログラム可能な処理ブロックをサポートします。しかし、サンプルレートが 48kHz より高い場合、同時に録音および再生できるチャンネル数や、使用できるバイキュアフィルタの数などに制限があります。詳細については、『TAC5212 サンプリングレートおよびサポートされているプログラム可能な処理ブロック』アプリケーションレポートを参照してください。

以下のセクションでは、DAC 信号チェーンの主要なブロックについて説明します。DAC 信号チェーンの他のさまざまなブロックの詳細については、セクション 9.1.1のアプリケーションノートを参照してください。