JAJSWM7A
October 2003 – May 2025
SN74CB3T3253
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
説明
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電気的特性
5.6
スイッチング特性 85C
5.7
代表的特性
6
パラメータ測定情報
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
機能説明
7.4
デバイスの機能モード
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.2.1
設計要件
8.2.2
詳細な設計手順
8.2.3
アプリケーション曲線
8.3
電源に関する推奨事項
8.4
レイアウト
8.4.1
レイアウトのガイドライン
8.4.2
レイアウト例
9
デバイスおよびドキュメントのサポート
9.1
ドキュメントのサポート
9.1.1
関連資料
9.2
ドキュメントの更新通知を受け取る方法
9.3
サポート・リソース
9.4
商標
9.5
静電気放電に関する注意事項
9.6
用語集
10
改訂履歴
11
メカニカル、パッケージ、および注文情報
1
特長
出力電圧変換は V
CC
に追従
すべてのデータ I/O ポートで混合モード信号動作をサポート
3.3V の V
CC
で、5V 入力を 3.3V 出力にレベル シフト
2.5V の V
CC
で、5V / 3.3V の入力を 2.5V 出力にレベル シフト
デバイスの電源オン時とオフ時の両方で 5V 許容の I/O
伝播遅延がゼロに近い双方向データ フロー
低いオン抵抗 (r
on
) 特性 (r
on
= 5Ω、標準値)
低い入力および出力容量により負荷が最小化 (C
io(OFF)
= 5pF、標準値)
データおよび制御入力にアンダーシュート クランプ ダイオードを搭載
低消費電力 (I
CC
= 20µA、最大値)
2.3V~3.6V の範囲の V
CC
で動作
データ I/O は 0 ~ 5V の信号レベルに対応 (0.8V、1.2V、1.5V、1.8V、2.5V、3.3V、5V)
制御入力は、TTL または 5V / 3.3V CMOS 出力で駆動可能
I
off
により部分的パワーダウン モードでの動作をサポート
JESD 17 準拠で 250mA 超のラッチアップ性能
JESD 22 準拠で ESD 性能を試験済み
人体モデルで 2000V (A114-B、クラス II)
1000V、デバイス帯電モデル (C101)