JAJSWR9 June   2025 TPD4S201-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格 - JEDEC 仕様
    3. 5.3 ESD 定格 - IEC 仕様
    4. 5.4 ESD 定格 - ISO 仕様
    5. 5.5 推奨動作条件
    6. 5.6 熱に関する情報
    7. 5.7 電気的特性
    8. 5.8 タイミング要件
    9. 5.9 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 4 チャネルの VBUS への短絡過電圧保護 (CC1、CC2、SBU1、SBU2 ピンまたは CC1、CC2、DP、DM ピン)：28-VDC 許容
      2. 6.3.2 4 チャネルの IEC 61000-4-2 ESD 保護 (CC1、CC2、SBU1、SBU2 ピン)
      3. 6.3.3 CC1、CC2 過電圧保護 FET：VCONN 電力を供給する 600mA 対応
      4. 6.3.4 CC デッドバッテリ抵抗を内蔵し、モバイルデバイスのデッドバッテリ状況に対応
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
        1. 7.2.1.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 VBIAS コンデンサの選択
        2. 7.2.2.2 CC ライン容量
        3. 7.2.2.3 FLT ピンの動作
        4. 7.2.2.4 デッドバッテリ動作
        5. 7.2.2.5 リファレンス
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

7.2.2.1 VBIAS コンデンサの選択

セクション 5.5 表で示したように、VBIAS ピンには最小 50VBUS 定格コンデンサが必要であり、50VBUS コンデンサを推奨します。VBIAS コンデンサは、TPD4S201-Q1 に内蔵された中央ダイオードクランプと並列に接続されます。順方向バイアスダイオードは、VBIAS ピンを C_CCx および C_SBUx ピンに接続します。したがって、20V で VBUS への短絡イベントが発生すると、20VBUS から順方向バイアスダイオードの電圧降下を引いた値が VBIAS ピンに印加されます。さらに、VBUS への短絡イベント中、リンギングにより 20V のセトリング電圧がほぼ 2 倍になり、最大 40V が C_CCx および C_SBUx ピンに印加される可能性があります。したがって、VBUS への短絡イベント時に VBIAS コンデンサの破壊を防ぐため、最小 50V のコンデンサが必要です。

コンデンサのディレーティング性能をさらに向上させるため、50V X7R コンデンサを推奨します。実際のコンデンサの電圧が上昇すると、容量値がディレーティングされます。コンデンサのディレーティングが大きいほど、VBUS への短絡 RLC 回路のリンギングが大きくなります。50V X7R コンデンサは優れたディレーティング性能を備えており、TPD4S201-Q1 の VBUS への短絡性能を最大限に発揮します。